[发明专利]半导体器件的制造方法无效
申请号: | 98117166.4 | 申请日: | 1998-08-12 |
公开(公告)号: | CN1208251A | 公开(公告)日: | 1999-02-17 |
发明(设计)人: | 岩本泰彦 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | H01L21/8249 | 分类号: | H01L21/8249 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 穆德骏 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种双极CMOS半导体器件的制造方法,不增加掩模数量,能够提高双极晶体管的性能,并确保稳定的特性和高的成品率。使栅极构造为三层构造,在MOS晶体管的制造过程中插入双极性晶体管,由此,在栅极氧化后,仅通过该栅极氧化膜(薄的氧化膜),来形成基极区域。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.BiCMOS半导体器件的制造方法,所述BiCMOS半导体器件具有双极性晶体管和MOS晶体管,其特征在于,包括:(1)在第一导电型的半导体衬底上有选择地形成分离用绝缘膜的工序;(2)有选择地形成成为双极性晶体管的高浓度集电极区域的引出的第二导电型的区域的工序;(3)形成MOS晶体管的第一导电型的阱区域和第二导电型的阱区域的工序;(4)在包含上述第一导电型的阱区域和第二导电型的阱区域的半导体衬底的整个表面上形成绝缘膜和第一多晶硅膜的工序;(5)有选择地除去形成双极性晶体管的区域的上述第一多晶硅膜的工序;(6)在除去了上述第一多晶硅膜的区域中形成第二导电型的区域;(7)在上述第二导电型的区域中形成第一导电型的区域的工序;(8)在包含上述第一多晶硅膜和上述第一导电型的区域的半导体衬底的整个表面上形成第二多晶硅膜的工序;(9)除去上述第一导电型的区域上的预定区域的上述第二多晶硅膜和上述绝缘膜而形成开孔的工序;(10)在包含上述开孔的半导体衬底的整个表面上,形成第三多晶硅膜,在上述第三多晶硅膜中导入第二导电型的杂质的工序;(11)在上述第一导电型的阱区域和第二导电型的阱区域的预定区域中,有选择地遗留第一、第二、第三多晶硅膜,另一方面,有选择地遗留第二、第三多晶硅膜以便于对着在上述第一导电型的区域上的预定区域中形成的开孔延伸的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/98117166.4/,转载请声明来源钻瓜专利网。
- 上一篇:促性腺激素释放激素拮抗剂
- 下一篇:用于轮胎外胎中的未硫化的无帘线加强型组件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造