[发明专利]双镶嵌刻蚀方法、及形成和生产自对准通路的方法无效
申请号: | 98119186.X | 申请日: | 1998-09-15 |
公开(公告)号: | CN1146980C | 公开(公告)日: | 2004-04-21 |
发明(设计)人: | 雷纳·F·施纳贝尔;克劳斯·费尔德纳 | 申请(专利权)人: | 西门子公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄敏 |
地址: | 联邦德*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种已改进的应用自对准通路孔实行双镶嵌刻蚀穿过配置在衬底上层叠的方法。该层叠包括下导电层和配置在下导电层上的绝缘层。该方法包括下列操作步骤:在已制成图形的绝缘层顶面上淀积一层硬抗蚀层,以便把在该硬抗蚀层中的第一窗孔定位在下器件层上。而后在该硬抗蚀层的顶面上淀积一层软抗蚀层,该软抗蚀层具有小于且对准第一窗孔和该下导电层的第二窗孔。然后在位于其上的绝缘层的顶面中形成由第一槽且以在该槽底部的绝缘材料与下器件层隔开。接着在形成所述槽之后除去该软抗蚀层而不影响硬抗蚀层。通过刻蚀穿透槽底部的绝缘材料直至下器件层而形成通孔。 | ||
搜索关键词: | 镶嵌 刻蚀 方法 形成 生产 对准 通路 | ||
【主权项】:
1、一种通过配置在衬底上边的层叠进行双镶嵌刻蚀的方法,所述层叠包括一下器件层,一配置在所述下器件层上边的绝缘层,所述方法包括:在所述绝缘层顶面上淀积一层硬抗蚀层,将所述硬抗蚀层制成图形使得在所述硬抗蚀层中的第一窗孔位于所述下器件层上,安排所述第一窗孔以限定上覆的金属化层;在所述硬抗蚀层的顶面上淀积一层软抗蚀层,将所述软抗蚀层制成图形以便形成小于且对准所述硬抗蚀层中的所述第一窗孔的第二窗孔;利用所述第二窗孔作为第一掩模窗孔在所述绝缘层的所述顶面中形成一槽,所述槽位于所述下器件层上且通过在所述槽底部的绝缘材料与其隔开;在形成所述槽之后除去所述软抗蚀层以致所述硬抗蚀层不受影响;用所述第一窗孔作为第二掩模窗孔,通过刻蚀穿透在所述槽的底部的所述绝缘材料直至所述下器件层而形成通孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/98119186.X/,转载请声明来源钻瓜专利网。
- 上一篇:检测未完全腐蚀的通孔的方法
- 下一篇:半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造