[发明专利]半导体集成电路装置

摘要

得到具有能早期地识别内部的被测试的存储电路的故障的有无的测试电路的半导体集成电路装置。在将移位模式信号SM定为“1”、测试模式信号TM定为“1”的第1测试模式时,如果将比较控制信号CMP定为“1”,则成为测试有效状态。而且,各自在指示故障时成为“0”的输入数据D与预期值数据EXP的比较结果(比较器21的输出)、串行输入SI和锁存数据(D－FF27的数据输出Q)的“与”运算结果经由“与非”门28、29、“与”门30和选择器26,供给D－FF27的D输入端。

主权项

1．一种半导体集成电路装置，其特征在于：具备测试电路，所述测试电路包括：被测试的存储电路，能根据内部的存储内容并行地输出与多个位对应的多个输出数据；以及与所述多个输出数据对应而设置的多个扫描触发器(S-FF)，所述多个S-FF分别通过接收上一级的S-FF的串行输出数据作为串行输入数据而串联地连接，所述多个S-FF分别包括：比较电路，根据所述多个输出数据中对应的至少1个输出数据与至少1个预期值数据的比较，输出指示故障的有无的比较结果数据；以及故障信息传递装置，在第1测试模式时接收包含所述比较结果数据的故障判定用的数据组，在所述故障判定用的数据组中至少1个数据指示故障时，输出指示故障的所述串行输出数据，所述多个S-FF中连续的1个以上的S-FF各自的所述故障信息传递装置中的所述故障判定用的数据组还包括所述串行输入数据。