[发明专利]半导体集成电路器件无效
| 申请号： | 98119508.3 | 申请日： | 1998-09-16 |
| 公开（公告）号： | CN1144228C | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | 前迫勇人;山本康树;松井义德;榊原贤一 | 申请（专利权）人： | 日本电气株式会社;恩益禧电子股份有限公司 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34;G06F12/08 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 刘晓峰 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体集成电路器件，其包含一由设置在多行及多列上的存储单元构成的主存储部分和一由设置在多行及多列上的存储单元构成的从存储部分，其中指定所述主存储部分行或列的至少一个地址输入端和指定所述主存储部分行或列的至少一个地址输入端被共同使用，且地址输入端的总数等于或小于指定所述主存储部分行或列的地址输入端的数目。因此，本发明的半导体集成电路器件具有适于通过多个数据处理器进行存取的主存储器。 | ||
| 搜索关键词： | 半导体 集成电路 器件 | ||
【主权项】：
1.一种半导体存储器件，包括：主存储部分，包括以多行和多列排列的存储单元；从存储部分，具有存储单元组，每个存储单元组包括以多行和多列排列的存储单元，其中所述从存储部分包括多个连接到对应一个存储单元组的寄存器，每个寄存器存储从地址序列、脉冲宽度和延迟选择出的数据输入/输出模式，以便为所述的对应一个存储单元组设置所述的输入/输出模式；其中，分配所述主存储部分的行或列的至少一个地址输入端和分配所述从存储部分的行或列的至少一个地址输入端被共同使用，地址输入端的总数等于或小于分配所述主存储部分的行或列的地址输入端的数量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社;恩益禧电子股份有限公司，未经日本电气株式会社;恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98119508.3/，转载请声明来源钻瓜专利网。
