[发明专利]脉冲形成电路

摘要

脉冲形成电路含有一个输入端、输出端和缓冲器，第一开关、第二开关、第三开关、第四开关和用于各开关的控制装置，其在位于缓冲器的输出端的信号出现第一边沿时产生第一控制脉冲确定的时间(Δt₁)和在出现第二边沿时产生第二控制脉冲确定的时间(Δt₂)，其中，通过第一控制脉冲，第一开关从导通状态切换到关断状态，第四开关从关断状态切换到导通状态，通过第二控制脉冲，第二开关和第三开关从关断状态切换到导通状态。

主权项

1.脉冲形成电路，含有一个输入端(E)、一个输出端(A)和具有两个电源端子的缓冲器，一个在电源端子之一(P)和第一电源电势(V)之间的可控制的第一MOS场效应晶体管(1)，一个在另一电源端子(N)和第二电源电势(M)之间的可控制的第二MOS场效应晶体管(2)，一个在缓冲器(9、10)的输出端和第一电源电势(V)之间的可控制的第三MOS场效应晶体管(3)，一个在缓冲器(9、10)的输出端和第二电源电势(M)之间的可控制的第四MOS场效应晶体管(4)，一个连接在缓冲器(9、10)的输出端的用于各个MOS场效应晶体管(1、2、3、4)的控制装置，其中，该控制电路具有一个其输出端与第一和第四MOS场效应晶体管(1、4)的栅极端子耦合的或非门(5)和一个其输出端与第二和第三MOS场效应晶体管(2、3)的栅极端子耦合的与非门(7)，其中，在或非门(5)的输入端和与非门(7)的输入端上分别加上缓冲器(9、10)的输出信号，并且在反向延迟单元(6)上加上缓冲器(9、10)的输出信号，所述反向延迟单元(6)分别与或非门(5)和与非门(7)的另一个输出端相连接，其中，或非门(5)在缓冲器(9、10)的输出信号的下降沿上发生一个正的、具有确定的时间(Δt1)的控制脉冲并且与非门(7)在缓冲器(9、10)的输出信号的上升沿上发生一个负的、具有确定的时间(Δt2)的控制脉冲，其中，通过或非门(5)的正的控制脉冲，第一MOS场效应晶体管(1)从接通状态被切换到断开状态并且第四MOS场效应晶体管(4)从断开状态被切换到接通状态并且通过与非门(7)的负的控制脉冲，第二MOS场效应晶体管(2)从接通状态被切换到断开状态并且第三MOS场效应晶体管(3)从断开状态被切换到接通状态。