[发明专利]HDTV视频解码器中的系统控制器无效
| 申请号： | 98120073.7 | 申请日： | 1998-10-06 |
| 公开（公告）号： | CN1222036A | 公开（公告）日： | 1999-07-07 |
| 发明（设计）人： | 王少勇;王金刚;王兆华 | 申请（专利权）人： | 国家科学技术委员会高技术研究发展中心 |
| 主分类号： | H04N7/015 | 分类号： | H04N7/015;H04N7/32 |
| 代理公司： | 北京邦大专利事务所 | 代理人： | 魏殿绅 |
| 地址： | 100862 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种HDTV视频解码器中的系统控制,其特征在于它包括前拆包单元(1)、音视频同步电路(2)、输入缓存器(3)、输入缓存控制器(4)、表存储器(5)、数据分流器(6)、后拆包单元(7)和显示控制电路(8)等;所说系统控制器把输入的PES流分解成两部分一部分是PES头,可从中提取解码时间标志/显示时间标志(DTS/PTS),用以恢复图像同步;另一部分是符合MPEG－2MP@H－1440级标准的图像编码数据。这部分数据将被暂存在输入缓存器中,并在相应的显示时间或解码时间逐帧移出缓存器,送到视频解码器的核心解码器单元以解出图像数据。 | ||
| 搜索关键词： | hdtv 视频 解码器 中的 系统 控制器 | ||
【主权项】：
1，一种HDTV视频解码器中的系统控制，其特征在于它包括：前拆包单元(1)、音视频同步电路(2)、输入缓存器(3)、输入缓存控制器(4)、表存储器(5)、数据分流器(6)、后拆包单元(7)和显示控制电路(8)等；前拆包单元(1)接收PES数据输入，从中提取与系统控制器实现控制有关的视频头信息，并将该信息送表存储器(5)暂存；前拆包单元(1)还产生首帧读出信号送给输入缓存控制器(4)；前拆包单元(1)将基本流数据送到输入缓存器(3)；后拆包单元(7)从输入缓存器(3)输出的视频数据中提取核心解码器必要的解码参数，并产生快读信号给输入缓存控制器(4)：输入缓存器(3)在输入缓存控制器(4)的控制下接收来自前拆包单元(1)的基本流数据，并将视频数据输出到数据分流器(6)；表存储器(5)存储输入缓存器(3)中相应帧的有关信息，给输入缓存控制器(4)提供必要的控制信息，并把当前显示帧的信息送给音视频同步电路(2)与显示控制电路(8)；音视频同步电路(2)根据音频当前回放帧的PTS值与视频当前显示帧的PTS值判断解码端音/视频同步的情况，并向输入缓存控制器(4)提供音频超前/视频超前信号，指示其完成音/视频同步的调整：显示控制电路(8)根据表存储器(5)中将要显示帧的类型和输入缓存器(3)的上/下溢情况，实现对视频显示缓存器的控制，完成视频序列的重排序；数据分流器(6)接收来自输入缓存器(3)的视频数据，分流后送到核心解码器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国家科学技术委员会高技术研究发展中心，未经国家科学技术委员会高技术研究发展中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98120073.7/，转载请声明来源钻瓜专利网。
