[发明专利]同步延迟电路

摘要

一种同步延迟电路，包括让一定间隔的脉冲或者脉冲沿通行的第一延迟电路列(1)、按照和脉冲或者脉冲沿在第一延迟电路列中通行的长度成比例的长度让脉冲或者脉冲沿通行的第二延迟电路列(2)，以及存储并再现时钟驱动器的延迟时间的寄存延迟电路(9)，在时钟周期中tcK中通过在寄存延迟电路(9)和延迟电路列(1)中行进，就不需要时钟驱动器的空转而获得tcK-(td1+td2)的延迟量。该电路不需要在布线设计变更时空转时钟驱动器，从而提高了设计效率和精度。

主权项

1.一种同步延迟电路，由输入缓冲器接收外部时钟，并将时钟驱动器输出的内部时钟与所述外部时钟同步，所述同步延迟电路包括：第一延迟电路列，在固定时间周期使得时钟脉冲通行；第二延迟电路列，与所述第一延迟电路列连接，并使脉冲按照与所述第一延迟电路列中通行的长度成比例的长度通行；与所述第一延迟电路列连接的寄存延迟装置，从所述输入缓冲器和所述时钟驱动器的输出端接收所述时钟脉冲，用于存储在时钟驱动器中行进的时钟脉冲的周期，所述寄存延迟装置通过把所述时钟驱动器的延迟时间td2和所述输入缓冲器的延迟时间td1相加获得的延迟时间延迟来自所述输入缓冲器的所述时钟，以便将延迟的时钟脉冲供给到所述第一延迟电路列；切换电路，与输入缓冲器的输出端、时钟驱动器的输入端和第二延迟电路列的输出端连接，用于从所述输入缓冲器和所述第二延迟电路列的输出信号中选择一个所述时钟脉冲，以把选择的时钟脉冲供给到所述时钟驱动器作为时钟信号，其中，从所述寄存延迟装置输出的时钟脉冲在所述第一延迟电路列中行进在经过了从时钟周期tcK中减去(td1+td2)的时间后的时刻，所述时钟脉冲被传送到所述第二延迟电路列，所述时钟在所述第二延迟电路列中行进时间tcK-(td1+td2)后，所述时钟从所述第二延迟电路列被输出，并通过所述切换电路输入到所述时钟驱动器，因此，输入到所述输入缓冲器的外部时钟与从所述时钟驱动器中输出的所述内部时钟同步。