[发明专利]制造集成电路的方法有效
| 申请号： | 98120724.3 | 申请日： | 1998-09-25 |
| 公开（公告）号： | CN1144271C | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | 钱德拉塞克哈·纳拉扬;贝蒂纳·丁克尔 | 申请（专利权）人： | 西门子公司;国际商业机器公司 |
| 主分类号： | H01L21/312 | 分类号： | H01L21/312 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 联邦德*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造集成电路的方法，包括在一基底上形成器件层；在器件层上形成一第一介电层；在第一介电层上形成一器件图形；在器件图形上形成一第二介电层；在第二介电层之上形成一蚀刻阻挡层；以光致抗蚀剂对蚀刻阻挡层构图，以便形成对应于器件图形的第一孔；沉积一硬钝化层；沉积一软钝化层；在软钝化层上形成一对应于器件图形的第二孔，所述第二孔比在蚀刻阻挡层上形成的所述第一孔大；以所述软钝化层为掩模执行一蚀刻工艺，以便去除对应于第二孔的硬钝化层并去除对应于第一孔的第二介电层，获得一终端贯穿孔。本发明的方法中的蚀刻阻挡层允许上述终端贯穿孔的尺寸不受现有光敏软钝化层的分辨率的影响。 | ||
| 搜索关键词： | 制造 集成电路 方法 | ||
【主权项】：
1.一种制造集成电路的方法，包括以下步骤：(a)在一基底上形成器件层；(b)在器件层上形成一第一介电层；(c)在第一介电层上形成一器件图形；(d)在器件图形上形成一第二介电层；(e)在第二介电层之上形成一蚀刻阻挡层；(f)以光致抗蚀剂对蚀刻阻挡层构图，以便形成对应于器件图形的第一孔；(g)在所得结构上沉积一硬钝化层；(h)在所得结构上沉积一软钝化层；(i)在软钝化层上形成一对应于器件图形的第二孔，所述第二孔比在蚀刻阻挡层上形成的所述第一孔大；(j)以所述软钝化层为掩模执行一蚀刻工艺，以便去除对应于第二孔的硬钝化层并去除对应于第一孔的第二介电层，获得一终端贯穿孔，其中，所述蚀刻阻挡层包括一个用于形成焊盘连接的导电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司;国际商业机器公司，未经西门子公司;国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98120724.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
