[发明专利]通过流水线控制访问的高速缓冲存储器系统及其访问方法无效
| 申请号： | 98126911.7 | 申请日： | 1998-12-19 |
| 公开（公告）号： | CN1135476C | 公开（公告）日： | 2004-01-21 |
| 发明（设计）人： | 小池庸夫 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F9/38 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王岳;叶恺东 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个高速缓冲存储器系统包括一个高速缓冲存储器(30)，在其中根据一个来自地址总线的地址，使相应的一致部分变为有效并从其中提供一个一致信号；一个地址锁存器(10)，一个选择器(20)和一个数据锁存器(40)，用于延迟对给定指令中的一个或更多个级的操作；以及控制电路(50)，用于在多个指令于同一时刻请求在各自相应的级中访问高速缓冲存储器(30)时，控制所述延迟装置以便于延迟多个同时访问所述高速缓冲存储器(30)的指令之一的级操作。 | ||
| 搜索关键词： | 通过 流水线 控制 访问 高速 缓冲存储器 系统 及其 方法 | ||
【主权项】：
1.一种高速缓冲存储器系统，用于由流水线控制逻辑控制对一个高速缓冲存储器的访问，该流水线控制逻辑用于以级为单位并行执行多个由多级构成的指令，所述系统包括：一个高速缓冲存储器(30)，在其中根据从地址总线输出的地址，使对应的一致部分变为有效，并且输出一致信号；延迟装置，用于延迟对给定指令中的多段中的一个或更多个级的操作；以及控制装置(50)，用于在多个所述指令于同一时刻请求在各自相应的级中访问高速缓冲存储器(30)时，控制所述延迟装置以便于延迟多个同时访问所述高速缓冲存储器(30)的指令之一的级操作，所述延迟装置包括位于所述高速缓冲存储器(30)和一条数据总线之间的数据锁存装置(40)，用于在所述控制装置(50)的控制下，锁存写入所述高速缓冲存储器(30)的数据部的数据；位于高速缓冲存储器(30)和一条地址总线之间的地址锁存装置(10)，用于在所述控制装置(50)的控制下，锁存输入所述高速缓冲存储器(30)中的地址，以及位于所述高速缓冲存储器(30)和一条地址总线之间的选择装置(20)，用于直接输入从所述地址总线输出的地址，并输入在所述地址锁存装置(10)锁存的地址，在所述控制装置(50)的控制之下将其中任一个地址输入到所述高速缓冲存储器(30)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98126911.7/，转载请声明来源钻瓜专利网。
- 上一篇：具有移位冗余电路的半导体存储器电路
- 下一篇：实现动态显示存储器的方法和装置
