[实用新型]数字电子钟无效

专利信息
申请号: 98206595.7 申请日: 1998-07-07
公开(公告)号: CN2368054Y 公开(公告)日: 2000-03-08
发明(设计)人: 陈嘉升;陈剑;吴文忠 申请(专利权)人: 陈嘉升
主分类号: G04G3/00 分类号: G04G3/00
代理公司: 暂无信息 代理人: 暂无信息
地址: 050000 河北省石*** 国省代码: 河北;13
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型涉及电子技术中一种数字电子钟,旨在解决按标准时间自动校准时间的问题。其特征是一用与门Y检测(2C)的状态,二提取广播电台整点报时的音频信号,分别由J1和J2控制置于(2D)两个输入端的J1-1、J1-2、J1-3和J2-2、J2-3、J2-4。当Y为“0”,J1为“0”,秒信号经J1-3、J2-4输入(20)的时钟端;当Y为“1”,J1为“1”,(2D)的R端经J1-2、J2-2置“0”,从而自动校时。该技术所制作的时钟,尤其是安装在高层建筑物上的时钟,具有随心所欲的显示屏,昼夜清晰显示并自动校时。
搜索关键词: 数字 电子钟
【主权项】:
1、一种数字电子钟,它由秒信号发生器(1)、计数器(2)、译码器(3)、显示屏(4)和人工校时电路(5)组成;所说的人工校时电路是指秒十位计数器(2E)、秒个计数器(2F)的R端经开关K1接高电位;分个位计数器(2D)的时钟端经开关K2接(1)的秒信号;当K1通,(2E)、(2F)的R端置零;当K2通,(2D)的时钟端输入秒脉冲,(2C)的时钟端接受(2D)的进位脉冲,本发明的特征是:1)(2D)的时钟端经J2-4、J1-3串接后与K2并联;2)(2D)的R端经J1-1与低电位相接,经J1-2、J2-2串接后与高电位相接,J2-2还与K1并联。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陈嘉升,未经陈嘉升许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/98206595.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top