[发明专利]非易失的半导体存储装置的控制电路无效
| 申请号： | 98806144.9 | 申请日： | 1998-06-08 |
| 公开（公告）号： | CN1124617C | 公开（公告）日： | 2003-10-15 |
| 发明（设计）人： | T·策特勒 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良,张志醒 |
| 地址： | 联邦德国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一个非易失的半导体存储装置的控制电路，具有一个电平转换电路(10)，其把一个输出值(D、DN)和一个与该输出值(D)互补的输出值(DN)加在半导体存储装置的位线和/或字线上。在输入电路(12)与电平转换电路(10)之间存在一个联锁电路(11)，其中间存储在半导体存储装置中要存储的数据。 | ||
| 搜索关键词： | 非易失 半导体 存储 装置 控制电路 | ||
【主权项】：
1.非易失的半导体存储装置的控制电路，具有一个电平转换电路(10)，其把一个输出值(D)和一个与该输出值互补的输出值(DN)加在半导体存储装置的位线和/或字线上，具有一个处在输入电路(12)和电平转换电路(10)之间的联锁电路或锁存器(11)，其中间存储在半导体存储装置中要存储的数据，其特征在于，输入电路(12)包括一个以其源极-漏极线路处在一个数据输入端与一个第一的与电平转换电路(10)的一个控制输入端连接的数据输出端之间的第一NMOS晶体管(N1)，以及一个由二个处在大地与一个第二的与电平转换电路(10)的控制端口互补的控制端口连接的数据输出端之间的第二和第三晶体管(N2、N3)形成的串联电路，其中第二NMOS晶体管(N2)的控制极与第一NMOS晶体管(N1)的控制极连接，并且第三晶体管(N3)的控制极与数据输入端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98806144.9/，转载请声明来源钻瓜专利网。
- 上一篇：对受保护存储系统中的服务的访问进行控制的方法及设备
- 下一篇：覆盖件
