[发明专利]短分组线路仿真的装置、系统及方法无效
| 申请号： | 98806842.7 | 申请日： | 1998-04-24 |
| 公开（公告）号： | CN1132491C | 公开（公告）日： | 2003-12-24 |
| 发明（设计）人： | L·维斯特贝里 | 申请（专利权）人： | 艾利森电话股份有限公司 |
| 主分类号： | H04Q11/04 | 分类号： | H04Q11/04 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴增勇,李亚非 |
| 地址： | 瑞典斯*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 通过按照分组时钟将线路仿真数据分组成短分组而改进了在异步传输模式(ATM)连接上的低位率、线路仿真数据的传送。分组时钟是以ATM信元成形时钟的函数的形式导出的。然后按照ATM信元成形时钟将这些短分组一起多路复用到单个ATM连接中并且传送给接收单元。然后在接收单元上抽取线路仿真数据并以适当的服务率提交给对应的线路仿真连接，所述服务率是根据ATM连接特征恢复的。 | ||
| 搜索关键词： | 分组 线路 仿真 装置 系统 方法 | ||
【主权项】：
1.一种用于传送线路仿真数据的装置，它包括：数据分组产生装置，用于将线路仿真数据分组成一序列线路仿真数据分组；数据多路复用装置，用于将所述线路仿真数据分组序列插入到数据传递信元中；以及用于以数据传递信元成形时钟的函数的形式将所述数据传递信元传送给接收单元的装置，其中所述数据分组产生装置以所述数据传递信元成形时钟的函数的形式控制数据分组的长度，其中所述数据分组产生装置包括用于接收来自线路仿真连接的线路仿真数据的输入缓冲器和用于控制每个线路仿真数据分组的长度的输入缓冲器时钟，其中所述输入缓冲器响应所述输入缓冲器时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于艾利森电话股份有限公司，未经艾利森电话股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98806842.7/，转载请声明来源钻瓜专利网。
- 上一篇：具有双频率源选择的无线电设备的结构
- 下一篇：发动机飞轮扭矩控制
