[发明专利]芯片尺寸封装和制备晶片级的芯片尺寸封装的方法无效
| 申请号： | 99100256.3 | 申请日： | 1999-01-25 |
| 公开（公告）号： | CN1246731A | 公开（公告）日： | 2000-03-08 |
| 发明（设计）人： | 金南锡;张东铉;姜思尹;权兴奎 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L23/28;H01L23/29;H01L21/56;H01L21/60 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谢丽娜,余朦 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本发明,芯片尺寸封装CSP以晶片级制造。CSP包括芯片、用于再分布芯片的芯片焊盘的导电层、一个或两个绝缘层以及通过导电层与相应芯片焊盘相连并为CSP的端子的多个凸起。此外,为改善CSP的可靠性,提供了加强层、边缘保护层和芯片保护层。加强层吸收当CSP安装在线路板上并被长期使用时作用于凸起的应力,并延长凸起及CSP的寿命。边缘保护层和芯片保护层防止外力损坏CSP。在半导体晶片上形成所有构成CSP的元件之后,锯切半导体晶片,得到单个CSP。 | ||
| 搜索关键词： | 芯片 尺寸 封装 制备 晶片 方法 | ||
【主权项】：
1.一种半导体封装，包括：具有多个芯片焊盘和钝化层的半导体集成电路芯片：与相应芯片焊盘电连接的多个凸起的外端子；将芯片焊盘与相应外端子相连的图形化导电层；以及覆盖并填充外端子之间的空间的加强层，该加强层为外端子提供围绕支撑。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99100256.3/，转载请声明来源钻瓜专利网。
