[发明专利]半导体存储器无效

专利信息
申请号: 99102722.1 申请日: 1999-03-04
公开(公告)号: CN1136583C 公开(公告)日: 2004-01-28
发明(设计)人: 土屋智裕 申请(专利权)人: 日本电气株式会社
主分类号: G11C29/00 分类号: G11C29/00
代理公司: 中原信达知识产权代理有限责任公司 代理人: 穆德骏;余朦
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件,包括具有标准单元阵列和冗余单元阵列的块。R/N转接设置电路包括串联的多个晶体管。冗余确定电路接收一个地址,并确定是否采用冗余单元阵列。若采用冗余确定电路不仅输出有效YPR信号,而且输出故障单元阵列的目前列方向位置。该位置信息通过冗余位置译码器提供给转接设置电路。转接设置电路产生转接信号DSW,并输出给R/N转接电路。转接电路将输入/输出部分的I/O线转接到所选标准单元阵列和冗余单元阵列。
搜索关键词: 半导体 存储器
【主权项】:
1.半导体存储器件,包括:多个标准单元阵列,每个阵列包括多个存储单元;至少一个冗余单元阵列,包括多个存储单元;多个存储块,每个存储块包括多个标准单元阵列和至少一个冗余单元阵列;冗余确定电路,包括多个熔丝单元,每个熔丝单元存储冗余选择信息和故障位置信息,冗余选择信息表示是否用冗余单元阵列取代存储块内的标准单元阵列,故障位置信息表示将被冗余单元阵列旁路的标准单元阵列的位置;转接设置电路,具有多个设置电路,每个设置电路具有设置于第一端子和相关的第二端子间的第一转接电路,所选设置电路的第一端子耦连到相邻设置电路的第二端子,至少一个第一端子是耦连到第二逻辑电平的最低端,至少一个第二端子是耦连到冗余选择信息输出端的最高端,第一转接电路响应故障位置信息构成它们的第一端子和有关第二端子间的导电通路或不导电通路,各设置电路的第二端子提供转接信号;及转接电路,用于根据从转接设置电路来的转接信号输出选择至少两个位线中的一个,并将所选位线连接到输入/输出部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/99102722.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top