[发明专利]脉冲发生电路无效
| 申请号： | 99102986.0 | 申请日： | 1999-03-15 |
| 公开（公告）号： | CN1147997C | 公开（公告）日： | 2004-04-28 |
| 发明（设计）人： | 高桥弘行 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H03K5/15 | 分类号： | H03K5/15 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;余朦 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供可以生成一定脉冲宽度的脉冲，产生作为同步式集成电路、特别是激活半导体存储器电路的内部读和写动作等的基本脉冲的适当脉冲的高速脉冲发生电路。其输出的脉冲通过在与时钟信号CLK的第一周期的上边缘一致时使晶体管pM1导通，产生开始边缘，通过与时钟信号CLK的第二周期的上边缘一致时使晶体管nM1导通，产生PG的结束边缘。由此，由于脉冲生成的时间快，脉冲宽度由周期时间来决定，所以完全不变动。 | ||
| 搜索关键词： | 脉冲 发生 电路 | ||
【主权项】：
1.一种脉冲发生电路，包括：在电源和地之间串联连接的高导通晶体管(pM1)和低导通晶体管(nM1)；接收时钟信号(CLK)和开始信号(AC)的锁存电路(1)，所述锁存电路(1)的输出(C)输入到n型MOS晶体管(nM2)和p型MOS晶体管(pM2)的栅极以及NAND电路(2)的一个输入端，所述NAND电路(2)的另一输入端接收所述时钟信号，其输出信号输入到所述高导通晶体管(pM1)的栅极，所述p型MOS晶体管(pM2)接收所述时钟信号并将其输出输入到所述n型MOS晶体管(nM2)和所述低导通晶体管(nM1)，所述n型MOS晶体管(nM2)的其它端接地，所述高导通晶体管与低导通晶体管的连接节点为所述脉冲发生电路的输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99102986.0/，转载请声明来源钻瓜专利网。
- 上一篇：片状压电滤波器
- 下一篇：电源控制设备及其控制方法
