[发明专利]发送系统中的接收接口单元无效

专利信息
申请号: 99104940.3 申请日: 1999-04-05
公开(公告)号: CN1154331C 公开(公告)日: 2004-06-16
发明(设计)人: 大野欣哉;美浓岛邦宏;薄叶英巳;村越象;松丸诚;长谷部诚一 申请(专利权)人: 日本先锋公司
主分类号: H04L29/10 分类号: H04L29/10;G06F13/42
代理公司: 上海专利商标事务所 代理人: 张政权
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发送系统中的接收接口单元,其中时间序列数据被分割成数据组,以时分方式在发送总线上发射加到数据组的数据分组,该数据分组包括规定应再现数据组中的每个数据片的再现规定时间数据,其特征在于所述接收接口单元包括循环计时器、再现规定时间数据提取装置、接收缓冲器、匹配检测装置以及PLL电路。当发送总线上的基准时间变化时,把存储在再现规定时间数据提取装置的缓冲器中的数据以及存储在接收缓冲器中的数据都删除。
搜索关键词: 发送 系统 中的 接收 接口 单元
【主权项】:
1.一种位于发送系统中的接收接口单元,其中时间序列数据被分割成数据组,以时分方式在发送总线上发射加到这些数据组的一数据分组,该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据,其特征在于所述接收接口单元包括:数据分组提取部分,用于提取所述数据分组;基准时间提取部分,用于从所述发送总线上所发送的循环起始分组中提取所述发送总线的基准时间;循环计时器,用于根据所述基准时间来计算主装置的基准时间;再现规定时间数据提取装置,用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中;接收缓冲器,用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片;匹配检测装置,用于在主装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲;响应于此基准时钟脉冲的PLL电路,用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟;以及控制部分,用于控制上述部分和装置中每一个的执行,其中当发送总线上的基准时间变化时,把存储在所述再现规定时间数据提取装置的缓冲器中的数据以及存储在接收缓冲器中的数据都删除。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本先锋公司,未经日本先锋公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/99104940.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top