[发明专利]非易失性半导体存储器装置

摘要

一种能进行高速重写处理的非易失性半导体存储器装置包括存储单元阵列、多条字线、多条位线、数据设定电路、写入数据锁存电路、X译码器、写入电路和定时控制电路。在存储单元阵列中，存储单元排列为一个矩阵。每一条字线通常都连接到对应页面的存储单元上。每一条位线通常都连接到对应位和地址的存储单元上。数据设定电路在擦除模式下使输入数据反相及在写入模式下直接输出输入数据。写入数据锁存电路根据由地址信号指定的位和地址锁存从数据设定装置输出的数据。

主权项

1.一种非易失性半导体存储器装置，其特征在于包括：存储器单元阵列(1)，其中对应于多个位、页面、和地址的多个存储器单元(21)排列为一个矩阵；多条字线(WW，RW)，其中的每一条通常都连接到对应的页面的存储器单元上；多条数位线(WB，RB)，其中的每一条通常都连接到对应位和地址的存储器单元上；数据设定装置(4)，用于在擦除模式下使多个位的输入数据反相及在写入模式下直接输出输入数据；数据锁存装置(5)，连接至所述数据设定装置，用于根据地址信号指定的位和地址锁存从所述数据设定装置输出的数据；行选择装置(7)，通过所述字线连接至所述存储器单元阵列，用于在接收到同时写入启动信号(RUNM)时选择所述字线中的对应于地址信号指定的页面的字线；写入装置(6)，通过所述数位线连接至所述存储单元阵列并且连接至所述数据锁存装置，用于在接收到同时写入启动信号时根据所述数据锁存装置的输出选择一个数位线；和控制装置(12)，连接至所述数据设定装置、所述写入装置和所述行选择装置，用于根据外部指令读出数据，控制写入和读取模式，并在所述数据锁存装置顺序地锁存输入到多个地址的数据之后输出同时写入启动信号。