[发明专利]集成电路的金属电导体层及其形成方法无效

专利信息
申请号: 99108689.9 申请日: 1999-06-17
公开(公告)号: CN1139112C 公开(公告)日: 2004-02-18
发明(设计)人: Y·-J·帕克 申请(专利权)人: 西门子公司
主分类号: H01L21/768 分类号: H01L21/768;H01L21/283
代理公司: 中国专利代理(香港)有限公司 代理人: 吴增勇;王忠忠
地址: 联邦德*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 形成集成电路的金属电导体层的方法包括:提供基片;在基片的表面上形成介质层;形成进入表面和介质层中穿过介质层的多个通孔;在介质层的表面形成结尾于穿过介质层的多个通孔的一部分的凹槽;在介质层的表面淀积金属化层,其一部分穿过通孔,另一部分配置在凹槽中,又一部分配置在介质层的表面;把金属化层做成多个导体的图案。金属化系统包括具有配置在其上的介质层的基片。形成多个电导体,电导体一部分配置在介质层的一个平面上,而另一部分凹进介质层的表面部分。
搜索关键词: 集成电路 金属 导体 及其 形成 方法
【主权项】:
1.一种形成集成电路的金属电导体层的方法,该方法包括:提供基片;在该基片的表面上形成介质层;形成进入表面和所述介质层中并穿过所述介质层的多个通孔;在所述介质层的所述表面形成凹槽,这种凹槽终止于穿过所述介质层的所述多个通孔的一部分;在所述介质层的所述表面上淀积金属化层,部分所述金属化层穿过所述通孔,部分所述金属化层配置在所述凹槽中,以及部分所述金属化层配置在所述介质层的所述表面;把所述金属化层做成多个导体的图案,所述导体的一部分配置在所述介质层的一个平面上,而所述导体的另一部分配置在所述凹槽中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/99108689.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top