[发明专利]半导体器件的制造方法无效

专利信息
申请号: 99109522.7 申请日: 1999-06-12
公开(公告)号: CN1111905C 公开(公告)日: 2003-06-18
发明(设计)人: 筑地优 申请(专利权)人: 日本电气株式会社
主分类号: H01L21/8239 分类号: H01L21/8239
代理公司: 中国专利代理(香港)有限公司 代理人: 叶恺东
地址: 暂无信息 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件的制造方法,其特征在于,包括:第1工序,在第一导电类型的半导体衬底上形成虚拟图形,第2工序,在所述虚拟图形两侧的所述半导体衬底的预定区域,引入第二导电类型杂质形成源区和漏区,第3工序,形成与所述源区和漏区上表面分别接触的具有导电性的材料构成的布线层,第4工序,选择地去除所述虚拟图形使半导体衬底表面露出,第5工序,在第4工序露出的半导体衬底表面和布线层的露出面上,形成栅绝缘膜和层间绝缘膜,第6工序,在所述栅绝缘膜和层间绝缘膜上形成由具有导电性的材料构成的导电膜,第7工序,对所述导电膜进行加工,在所述栅绝缘膜和层间绝缘膜上形成延伸到所述源区和漏区之上区域的浮置栅极,第8工序,形成覆盖所述浮置栅极的隔离绝缘膜,第9工序,在所述浮置栅极上通过所述隔离绝缘膜形成控制栅极。
搜索关键词: 半导体器件 制造 方法
【主权项】:
1.一种半导体器件的制造方法,其特征在于,包括:第1工序,在第一导电类型的半导体衬底上形成虚拟图形,第2工序,在所述虚拟图形两侧的所述半导体衬底的预定区域,引入第二导电类型杂质形成源区和漏区,第3工序,形成与所述源区和漏区上表面分别接触的具有导电性的材料构成的布线层,第4工序,选择地去除所述虚拟图形使半导体衬底表面露出,第5工序,在第4工序露出的半导体衬底表面和布线层的露出面上,形成栅绝缘膜和层间绝缘膜,第6工序,在所述栅绝缘膜和层间绝缘膜上形成由具有导电性的材料构成的导电膜,第7工序,对所述导电膜进行加工,在所述栅绝缘膜和层间绝缘膜上形成延伸到所述源区和漏区之上区域的浮置栅极,第8工序,形成覆盖所述浮置栅极的隔离绝缘膜,第9工序,在所述浮置栅极上通过所述隔离绝缘膜形成控制栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/99109522.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top