[发明专利]读出放大器电路无效
| 申请号： | 99111162.1 | 申请日： | 1999-07-28 |
| 公开（公告）号： | CN1144226C | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | 松井雄嗣;高桥弘行 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | G11C7/06 | 分类号： | G11C7/06 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;余朦 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的是增大锁存型读出放大器的读出放大的锁存裕度。在半导体存储器件中，用触发器将存储单元中所出现的微小电位差放大到电源电压-接地间电平的锁存型读出放大器，接受该触发器输出的一对互补信号的下一级缓冲器由两个逻辑电路构成，两个逻辑电路共同构成为两个或非电路，在两个或非电路的每个电路中至少串联连接的两个P沟道晶体管当中，接近载流子源即电源电压的晶体管为所述两个或非电路共用。 | ||
| 搜索关键词： | 读出 放大器 电路 | ||
【主权项】：
1.一种读出放大器电路，在半导体存储器件中，检测出存储单元中所出现的微小电位差，该电位差被读出放大器电路内的触发器放大到电源电压-接地间电平的锁存型读出放大器，其特征在于，接受该触发器的输出的一对互补的信号的下一级缓冲器由两个逻辑电路构成，所述两个逻辑电路构成为或非电路，在所述两个逻辑电路的每个电路中至少串联连接两个晶体管的情况中，接近向晶体管提供载流子的载流子源的晶体管为所述两个逻辑电路共用，构成所述下一级缓冲器的所述两个逻辑电路中的一个或非电路具有：源极与电源电压相连接的第一P沟道晶体管、源极与所述第一P沟道晶体管的漏极相连接的第二P沟道晶体管、并联连接在所述第二P沟道晶体管的漏极和地之间的第一和第二N沟道晶体管，所述第二P沟道晶体管的栅极与所述第一N沟道晶体管的栅极这样连接，使得所述触发器接受所述一对互补的信号中的一个信号，所述第一P沟道晶体管的栅极与所述第二N沟道晶体管的栅极这样连接，使之接受读出放大器触发信号，所述P沟道晶体管的漏极与所述第一和第二N沟道晶体管的漏极的接点成为所述一个或非电路的输出端，构成所述下一级缓冲器的两个逻辑电路的另一个或非电路具有：源极与所述第一P沟道晶体管的漏极相连接的第三P沟道晶体管、并联连接在所述P沟道晶体管的漏极与地之间的第三和第四N沟道晶体管，所述第三P沟道晶体管的栅极与所述第三N沟道晶体管的栅极这样连接，使得所述触发器接受所述一对互补的信号中的一个信号，所述第四N沟道晶体管的栅极这样连接，使之接受所述读出放大器触发信号，所述第三P沟道晶体管的漏极与所述第三和第四N沟道晶体管的漏极的接点作为所述另一个或非电路的输出端，所述第一P沟道晶体管为两个或非电路共用。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99111162.1/，转载请声明来源钻瓜专利网。
- 上一篇：硬盘固定装置
- 下一篇：有用改进位线预充电系统的分层位线结构的半导体存储器
