[发明专利]形成受控深沟槽顶部隔离层的装置和方法有效
申请号: | 99111868.5 | 申请日: | 1999-07-30 |
公开(公告)号: | CN1165984C | 公开(公告)日: | 2004-09-08 |
发明(设计)人: | U·格吕宁 | 申请(专利权)人: | 西门子公司 |
主分类号: | H01L21/76 | 分类号: | H01L21/76;H01L21/8239;H01L21/8242 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 吴增勇;陈景峻 |
地址: | 联邦德*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 用以控制半导体存储器的深沟槽中隔离层厚度的方法包括以下步骤:形成深沟槽,在深沟槽中形成具有埋层带的存储节点;在埋层带上淀积隔离层,用来为存储节点提供电隔离;在隔离层上形成用来掩蔽隔离层的与埋层带接触的部分的掩蔽层;以及去除隔离层的除了由掩蔽层掩蔽的部分之外的部分,从而改善对隔离层的厚度的控制。还包括制造垂直晶体管的方法:使基片凹进,使得可以增加晶体管沟道与埋层带向外扩散部分之间的重叠。还公开一种半导体存储器。 | ||
搜索关键词: | 形成 受控 深沟 顶部 隔离 装置 方法 | ||
【主权项】:
1.一种用于控制半导体存储器的沟槽中隔离层厚度的方法,它包括以下步骤:形成深沟槽,在深沟槽中形成存储节点,所述存储节点具有埋层带;在所述埋层带上淀积隔离层,以便为所述存储节点提供电隔离;在所述隔离层上形成用来掩蔽所述隔离层的与所述埋层带接触的部分的掩蔽层;以及去除所述隔离层的除了由所述掩蔽层掩蔽的部分之外的部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/99111868.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造