[发明专利]扩散隐埋极板沟槽DRAM单元阵列

摘要

公开一种高密集度的衬底沟槽DRAM单元存储器件及其工艺，毗邻沟槽电容器形成一隐埋区，以使DRAM转移FET的衬底能与半导体衬底上的其它FET电绝缘。隐埋区的一部分是由深沟槽的侧壁的侧向外扩散形成，另一部分是由完全环绕DRAM阵列的N阱表面扩散形成的。

主权项

1.一种动态随机存取存储器件，包括：一个具有第一种导电类型的第一区域的半导体衬底；至少一个动态存储单元阵列，每个单元包括一个与存储电容器藕连的存储晶体管，每个存储单元的晶体管形成在所述的半导体衬底的第二区域内，每个存取晶体管具有一控制电极、一数据线接触区、一存储节点区和一沟道区；以及形成于所述衬底的多个沟槽内的多个信号存储电容器，每个电容器包括由介质绝缘体分开的一个信号存储节点和一个基准电压节点，该基准电压节点与所述衬底相连接，每个电容器的存储节点连接到所述存取晶体管之一相对应的存储节点区；其特征在于还包括：将所述一个阵列内的存取晶体管的全部沟道区域与所述衬底的第一区域在结构和电学上隔离开来的装置，所述隔离装置包括一个导电类型与所述第一区域相反的第三区域，所述第三区域横向形成于所述第一区域和第二区域之间并贯穿所有的所述沟槽，所述沟槽的杂质掺杂浓度在整个深度上为一常数；所述的第三区域包括一个毗邻所述沟槽的第一子区和一个环绕所述阵列延伸并在所述第一子区和所述半导体衬底的表面之间延伸的第二子区；以及使所述衬底的第一、第二和第三区域偏置在第一、第二和第三不同的基准电压的装置。