[发明专利]中央处理器或微控制器的数据相关判别及选择传递电路

摘要

一种用于精简指令集流水线结构的微控制器的数据相关判别电路及选择传递电路，数据相关判别电路包括两个地址比较器，分别用于把读操作数阶段及执行阶段的指令中的操作数地址与写结果阶段的指令中的目标地址进行比较，数据选择传递电路根据数据相关判别电路的比较结果把来自微控制器中的累加器、随机存取存储器、指令译码器、写结果寄存器和数学逻辑单元的选择性地输出到数学逻辑单元。

主权项

1.一种精简指令集流水线结构的微控制器，其特征在于所述微控制器包括一数据相关判别电路和一数据选择传递电路，所述数据相关判别电路包括第一和第二地址比较器(COM1，COM2)，所述第一地址比较器用于把所述微控制器的读操作数阶段的指令中的操作数地址与执行阶段的指令中的目标地址进行比较，所述第二地址比较器用于把所述微控制器的读操作数阶段的指令中的操作数地址与写结果阶段的指令中的操作数地址进行比较；所述数据选择传递电路用于根据所述数据相关判别电路的判决结果把来自所述微控制器中的累加器、随机存取存储器、指令译码器、写结果寄存器和数学逻辑单元的数据信号选择性地输出到数学逻辑单元(ALU)的A口和B口，在所述数据相关判别电路中，实现了四种数据相关的判别选择功能，功能1：当读操作数阶段的指令指示从随机存取存储器(RAM)读操作数，执行阶段的指令指示写结果到RAM，并且所述第一地址比较器(COM1)指示RAM地址相同时，则表明执行阶段的指令和读操作数据阶段的指令发生数据相关，执行阶段指令的运算结果将被传送到ALU的B口；功能2：当读操作数阶段的指令指示从RAM读操作数，写结果阶段的指令指示写结果到RAM，并且所述第二地址比较器指示RAM地址相同时，则表明写结果阶段的指令和读操作数据阶段的指令发生数据相关，此时如果执行阶段的指令没有发生相关，则写结果阶段指令的运算结果将被传送到ALU的B口；功能3：当读操作数阶段的指令指示从累加器读操作数，并且执行阶段的指令指示写结果到累加器时，则表明执行阶段的指令和读操作数据阶段的指令发生数据相关，执行阶段指令的运算结果将被传送到ALU的A口；功能4：当读操作数阶段的指令指示从累加器读操作数，并且写结果阶段的指令指示写结果到累加器时，则表明写结果阶段的指令和读操作数据阶段的指令发生数据相关，此时如果执行阶段的指令不发生数据相关，则写结果阶段指令的运算结果将被传送到ALU的A口。