[发明专利]DCT运算装置

摘要

本发明是对不同大小的块单位的图象数据进行DCT运算或者反DCT运算的至少一种运算的DCT运算装置。包括：位限制电路(102)，它把以每次一列或者每次一行输入的各像素数据以每次1位输出；第1蝶式运算电路(103)，它对位限制电路(102)的输出进行蝶式运算；ROM地址发生电路(104)，它根据第1蝶式运算电路(103)的输出，生成连续的ROM地址；RAC(105)，它从ROM(ROM0～ROM7)中读出与该ROM地址对应的数据在累加电路(51a～51h)中累加；第2蝶式运算电路(106)，它对RAC(105)的输出进行蝶式运算。

主权项

1.一种DCT运算装置，用于对N×M单位块的图象数据的像素数据进行1维DCT运算或者反DCT运算，N及M是从1到8的任意整数，其特征在于：包括：位限制单元，它以每次一行或者每次一列的方式输入N×M单位块的图象数据的像素数据，把被输入的构成行或者列的各像素数据按位进行限制并输出被限制的像素数据；控制单元，它输出包含表示作为构成上述被输入的各行或者各列的像素数据数的输入像素数据数、以及进行DCT运算或者反DCT运算之一的值的控制信号；第1蝶式运算单元，它在上述控制单元输出的控制信号表示上述输入像素数据数是2的幂并且表示进行DCT运算的情况下，对上述位限制单元的输出进行蝶式运算，输出其运算结果，在其它的情况下，不进行蝶式运算，直接输出上述位限制单元的输出；地址发生单元，它根据从上述笫1蝶式运算单元的输出得到的位列，和包含在上述控制信号中的输入像素数据数、以及表示进行DCT运算或者反DCT运算之一的值，生成地址并输出；运算单元，具有8组乘法运算结果输出单元和累加单元，乘法运算结果输出单元与上述地址对应地输出用于求1维DCT运算结果以及反DCT运算结果的乘法运算结果，累加单元累加该乘法运算结果输出单元的输出并将结果输出；笫2蝶式运算单元，它在上述控制单元输出的控制信号表示上述输入像素数据数是2的幂并且表示进行反DCT运算的情况下，对上述运算单元的输出进行蝶式运算，对应输入像素数据的顺序输出其运算结果，在其它情况下，不进行蝶式运算，而与输入像素数据的顺序对应地输出上述运算单元的输出。