[发明专利]制作具有垂直的MOS晶体管的集成电路的方法

摘要

本发明涉及一种制作具有至少一个垂直的MOS晶体管的集成电路的方法，所述方法包括：用第一导电类型和第二导电类型掺杂分别形成与基片表面邻接的层、第一、二源极/漏级、通道区和层序列，形成沟槽和通过对所述沟槽充填形成连接结构、形成栅极介质和在层序列第二面上的栅极和多个存储单元、形成沟槽，并在沟槽内形成带状的存储单元的连接结构、实现存储单元与第一分隔沟槽的交替并列设置、在第一分隔沟槽上至少形成部分栅极、通过对下层的结构化由下层形成下位线，从而使下位线与连接结构邻接并与后者平行，形成垂直于下位线的字线，所述字线与栅极连接。

主权项

1.一种制作具有至少一个垂直的MOS晶体管的集成电路的方法，所述方法包括：用第一导电类型对基片掺杂，形成与基片表面邻接的层；通过用第二导电类型对下层掺杂形成下掺杂层，形成第一源极/漏极区；用第一导电类型对位于下层上面的中间层掺杂形成晶体管的通道区；和通过用第二导电类型对位于中间层上面的上层掺杂形成晶体管的第二源极/漏极区，对上层、中间层和下层进行结构化，形成层序列，所述层序列至少具有一个第一面和一与第一面相对的第二面，形成一沟槽，该沟槽对上层、中间层和下层进行完全分割，从而形成层序列和与前者结构类似的另一层序列，用采用第一导电类型掺杂的材料对沟槽进行充填，从而在层序列的第一面上形成实现通道区与基片之间电连接的连接结构，所述连接结构是用第一导电类型掺杂的，和层序列的第一面与另一层序列的第一面连接，和从侧面至少将中间层和下层连接并伸入基片内，形成栅极介质和至少在层序列的第二面上与所述栅极介质邻接的栅极，形成多个存储单元，每个存储单元包括一个层序列和另一层序列，形成沟槽，在沟槽内形成带状的归属于存储单元的连接结构，形成平行于所述沟槽的多个第一分隔沟槽，从而实现存储单元中的一个存储单元与第一分隔沟槽中的一个分隔沟槽的相互交替并列的设置，在第一分隔沟槽上至少形成部分栅极，通过对下层的结构化由下层形成下位线，从而使下位线与连接结构邻接并与后者平行，形成垂直于下位线的字线，所述字线与栅极连接。