[发明专利]数字处理设备

摘要

一种数字处理设备P，一般被构造为一个带有n+1层S0，S1，…，Sn和度数为k的正则树，处理设备P以在层Sn上的电路Pn的形式提供，并形成树的根结点，一般地，电路P中的下层Sn-q(q＝1，2，…，n-1)包括在上层Sn-q+1上的kq-1个电路Pn-q+1中嵌套的kq个电路Pn-q，在这一层上的每个电路Pn-q+1包括k个电路Pn-q。对于q＝n，电路Pn中定义的第O层包括从kn-1+1到kn的电路P0，电路P0构成处理设备P中的核心处理器，并在层S0上形成树的叶结点，核心处理器P0嵌套在层S1上的电路P1中的每一个中的数1到k中，每个电路P1，P2，…，Pn包括逻辑单元E，逻辑单元E一般与嵌套在最近的下层上的前者电路中的电路P0，P1，…，Pn-1相连，另外用于连接相邻树中的同一层和下层上的结点。另外，每个电路P0，P1，…，Pn具有相同的接口I，使得IP0＝IP1＝…IPn。

主权项

1.一种数字处理设备P，尤其用于处理数字数据和信号结构，其中，数据和信号结构包括重复序列和/或嵌套模式，以及，其中，处理设备P一般被构造为一个带有n+1层S0，S1，…，Sn和度数为k的正则树，其特征在于，处理设备P以在层Sn上的电路Pn的形式提供，并形成树的根结点，最近的层Sn-1嵌套在电路Pn中，包括形成根结点的子结点的k个电路Pn-1，一般地，电路Pn中的下层Sn-q包括在上层Sn-q+1上的kq-1个电路Pn-q+1中嵌套的kq个电路Pn-q，其中q∈{1，2，…，n-1}，在这一层上的每个电路Pn-q+1包括k个电路Pn-q，对于q＝n，电路Pn中定义的第0层Sn-q＝S0包括从kn-1+1到kn的电路P0，电路P0构成处理设备P中的核心处理器，并在这一层S0上形成树中的叶结点，核心处理器P0嵌套在层S1上的kn-1个电路P1中的每一个中的数1到k中，相应层S1，S2，…，Sn上的每个电路P1，P2，…，Pn包括逻辑单元E，逻辑单元E一般与嵌套在各个电路P1，P2，…，Pn中的各个最近的下层S0，S1，…，Sn-1上的那些电路P0，P1，…，Pn-1相连，并根据选择构造各个电路P1，P2，…，Pn中的前者电路的网络，每个电路P0，P1，…，Pn-1具有相同的接口I。