[发明专利]闪速存储器的实时处理方法

说明书

本发明涉及一种闪速存储器的实时处理方法，特别涉及一种闪速存储器的实时处理方法以有效提供不同行以及同行闪速存储器的同时访问。

由Intel公司早在1980年首先开发的闪速存储器是不需要程序附加硬件的一种EPROM类型。另外，其数据的擦除和写操作由软件执行。

由于这种闪速存储器是不易失的且可编程，在近些年来被广泛应用为移动电话和PAD等移动装置中的程序/数据存储部件。

闪速存储器按行结构分类为单行闪速存储器和双行闪速存储器。通常，单行闪速存储器同时不能执行两个不同的操作，而双行闪速存储器由于具有两个行且每行执行一个操作因此可以执行两个不同的操作。因此，双行闪速存储器比起单行闪速存储器可以提供较少的访问错误和访问时间。

在此，访问错误指数据未存储在闪速存储器中发生的错误，甚至是在应用程序的存储命令之下。

另外，为解决访问错误问题，在执行访问控制以避免对同一行同时执行多于两个的访问时，中央处理部件等待，直到对一个块的擦除操作完成，因为有可能一读写操作尚未完成，此被称作访问延迟。

图1是通常的单行闪速存储器和双行闪速存储器的结构图。其中块是一个擦除块，其为可一次擦除的单位。

如图1A所示，单行闪速存储器在一个闪速存储器包中具有几个擦除块且没有行辨识，而在图1B中，双行闪速存储器具有两个行，每行具有几个块。

当一个块中的一个操作未完成时，单行闪速存储器不能在该块中和其它的块中执行其它的操作。

例如，如图1C所示，当对单行闪速存储器中的块1执行擦除操作时，不能执行对块7的写操作。

另外，在双行闪速存储器中，当对一行执行操作时，即使不可以对该同一行执行其它操作，也可对一不同行执行另一个操作。

例如，如图1D所示，当对第一行的块3执行擦除操作时，可以对第二行中的块5执行写操作，这样可以减少访问错误和访问延迟。

然而，当对第一行中的块3执行擦除操作时，不可以对第一行中的块2执行写操作。即，擦除操作完成后才可以执行写操作，因而延长了访问延迟时间段。

总之，由于闪速存储器具有低于读和写操作速度的擦除操作速度，擦除操作造成访问延迟时间的延长。

例如，如图1C所示，为更新第一行中的块2的数据，下列步骤是必要的。

图2是说明通常的双行闪速存储器的操作的流程图。如图2所示，在本发明的一个实施例中，如果请求访问双行闪速存储器中的某一块以执行读/写操作(S1)，判定第一行和第二行的哪一行具有请求访问的块(S2)，以及判定是否可以访问该行，即判定是否对该行正在执行读、写或擦除操作(S3)。

此时，如果因该行正在执行读、写或擦除操而不能访问，该访问被延迟直到对该行的读、写、或擦除操作完成为止(S4)，以及在读、写、或擦除操作完成之后，访问该行执行读/写(S5)。

此时，如果通过应用程序将数据存储在闪速存储器的一块中需要大约一秒半时间段，在几个块中存储数据需要一访问延迟寸间段(一秒半乘以要执行擦除操作的各个块数)。

如上所述，在传统的闪速存储器，当对一行执行擦除操作时，如果要执行对同一块或其它块的读或写操作，由于在擦除操作完成后要执行读或写操作，访问延迟时间被延长。

因此，为了解决上述问题，本发明的目的之一是提供一种支持对闪速存储器的不同行和同行的同时访问的闪速存储器的高效实时处理方法。

为达到上述目的，本发明的方法包括下列步骤：(1)当要访问闪速存储器块以执行读/写操作时，确定是否可能访问闪速存储器；(2)如果步骤(1)中不能对闪速存储器访问，确定闪速存储器中是否执行擦除操作，以及当执行擦除操作时挂起该擦除操作；(3)如果在步骤(1)中可以访问闪速存储器或如果在步骤(2)中挂起对闪速存储器的擦除操作，则访问闪速存储器以执行读/写操作；以及(4)如果完成了步骤(3)，则恢复在步骤(2)中挂起的擦除操作。

因此，如果在对同一存储器的不同的块执行擦除操作时为读/写操作请求对闪速存储器的块的访问，则擦除操作立即挂起，首先执行读/写操作，以及然后恢复擦除操作，以减少访问延迟和访问错误。因此，可实时处理数据读/写操作。

以下参照附图对本发明的优选实施例进行说明后，本发明的上述目的和优点将更加明显，其中：

图1是通常的单行闪速存储器和双行闪速存储器的结构的示意图；

图2是说明通常的双行闪速存储器的操作的流程图；

图3是概要说明通常的双行闪速存储器的方框图；