[发明专利]制造半导体器件的方法

说明书

本发明涉及一种在绝缘基片上形成的电子电路，它有薄的硅半导体层，例如形成薄膜晶体管，此薄的半导体层要与导电的互连线连接。

常规的薄膜器件，例如绝缘棚型场效应晶体管(FETS)用薄的硅半导体膜作为有源层。此有源层厚约1500。因此，若在这薄的半导体膜上要形成电极，通过使金属，例如铝与膜直接紧密地接触，就能获得良好的接触，现有的IC制造技术即用这种方法。在这些接触点中，通常通过在铝和半导体部分例如硅之间的化学反应形成硅化物，例如硅化铝。由于半导体层比硅化物层厚得多，所以不会发生问题。

然而，近来所进行的研究证明，如果有源层的厚度低于1500，例如在约100-750之间，就会改善薄膜晶体管(TFT)的性能。要在这样薄的半导体层或有源层上形成电极，用现有技术就不能得到良好的接触点，因为硅化物层的厚度生长得几乎达到半导体层的厚度，会使接触点的电特性急剧变坏。当负荷，例如电压长时间加到接触点上时，接触点就会很快变坏。

为了提高TFT的特性，在半导体层上形成电极之后，就需要在氢气中在低于400℃，典型地是200-350℃的温度下进行热处理。TFT的半导体层的厚度若小于1500，热处理会大大促进硅化物的生长，导致TFT特性的变坏。

本发明的目的是提供一种可靠的电子电路，此电子电路有半导体层、导电的互连线，如半导体层与互连线之间的良好的接触点，这些接触点能耐受300℃或300℃以上的热处理。

本发明是一种在绝缘基片上形成的电子电路，它有一主要由硅组成的半导体层，此半导体层的厚度小于1500，最好是100-750。例如，本发明适用于一种带TFT的电子电路，每个TFT都设置有厚度小于1500的有源层。由于半导体层的厚度减少，本发明的效果是显而易见的。

在本发明的第一实施例中，上述薄膜形式的半导体层或者与由玻璃制成的绝缘基片的上表面紧密接触，或者经由某些绝缘膜形成在此基片上。主要由钛和氮组成的第一层部分地或整体地与半导体层紧密接触。在第一层的上表面上形成主要由铝组成的第二层。将此第一和第二层用光刻法按一定图形刻蚀成导电的互连线。第二层的下表面实质上整体地与第一层紧密接触。还可能在第二层上形成主要由钛和氮组成的第三层。

在本发明的另一实施例中，薄膜状的上述半导体层既可与由玻璃制成的绝缘基片紧密接触，也可经由某些绝缘膜形成在此基片上。由钛和硅这两者构成的第一层部分地或整体地与半导体层紧密接触。主要由钛和氮构成的第二层与第一层的上表面紧密接触。主要由铝构成的第三层形成在第二层的上表面。此第一至第三层用光刻法按一定图形刻蚀成导电的互连线。当然，也可以在第三层上形成其它层。

在本发明的再一个实施例中，上述薄膜状的半导体层或者与由玻璃制成的绝缘基片紧密接触，或者经由某些绝缘膜形成在此基片上。由钛和硅作为主要成分组成的第一层部分地或整体地与半导体层紧密接触。主要由钛和氮组成的第二层与第一层的上表面紧密接触。在第二层的上表面上形成主要由铝构成的第三层。将此第一至第三层用光刻法按一定图形刻蚀成导电的互连线。此实施例的特征在于，第一层中钛对氮的比率比第二层的钛／氮比率大。

在这些实施例的任何结构中，与第一层紧密接触的薄的半导体膜部分显示出N型或P型导电。在这些部分中的掺杂量最好是1×10¹⁹-1×10²⁰／cm²。杂质可以用公知的离子注入法或等离子掺杂法引入。在将杂质离子加速到高能注入时，掺杂量最好在0．8×10¹⁵-1×10¹⁷／cm²之间。也可以使用在掺杂气体的氛围中用激光照射的激光掺杂法。这种方法已在1991年10月4日申请的日本专利申请NO283981／1991和1991年10月8日申请的日本专利申请NO290719／1991中披露。这些部分的表面电阻最好小于1KΩ／。

可以加到半导体层中的元素是磷、硼、砷和其它元素。那些与导电的互连线接触的半导体层部分可以是掺杂区的某些部分，例如TFTS的源和漏区。半导体层的表面电阻最好小于500Ω／。

氧化硅层可以与该薄的半导体层的下表面紧密接触。在这种结构中，氧化硅膜可以含有与半导体层中相同的杂质。