[发明专利]镶嵌腐蚀方法中各向异性氮化物的腐蚀工艺

说明书

本发明涉及到在制作于半导体晶片上或其它多层结构上的氮化硅层中进行线条图形化。

在半导体制造中，常常希望对具有高形状比部件(例如4∶1或更大)的厚的介质膜进行各向异性腐蚀而不过量地同时侵蚀光刻胶，并希望具有相对于氧化层(例如氧化硅)的高的选择性。在许多应用中，图形化的氮化物的分布必须是垂直的。目前最先进的氮化物腐蚀工艺达不到足够垂直的腐蚀分布或相对于氧化物具有足够选择性的腐蚀过程。

作为这种应用的一个例子，用镶嵌腐蚀工艺制作器件栅时，要求将氮化物材料垂直地腐蚀到氮化物下方的薄的热氧化物材料。热氧化物材料的顶层被清除，并在其位置生长更薄的栅氧化物。停止层的厚度受制于将其清除而不明显地下切的能力，而生长的栅氧化物的厚度决定于器件的性能特性。然后淀积栅导体并向下抛光到氮化物。

在标准的栅腐蚀工艺中，为了确保对热氧化物材料的薄的停止层的恰当的和可控的选择性，需要硬掩模。在适当的地方具有光刻胶的硬掩模的图形化，是嵌套线条和隔离线条变化的主要原因。更确切地说，图1A和1B示出了多层结构10的标准(亦即非镶嵌)栅腐蚀工艺。结构10包括导电栅叠层12、氮化硅硬掩模14、光刻胶层的嵌套线条16a、以及光刻胶层的隔离线条16b。在氮化硅硬掩模层14的顶部淀积光刻胶层之后，对硬掩模层进行腐蚀，以便在硬掩模层中形成对应于光刻胶层图形的图形。随后剥离光刻胶，留下图1B所示的图形化的氮化硅硬掩模层14。如从图1B可见，隔离线条16b下方的部分氮化硅硬掩模层14在掩模腐蚀工艺中被横向侵蚀，且氮化硅硬掩模层在整个芯片上表现出明显的宽度变化(ACLV)。

嵌套线和隔离线局部区域中的光刻胶加载的差异，是引起嵌套-隔离腐蚀偏离的主要原因。例如，隔离线16b附近几乎100％的区域是敞开的(亦即无光刻胶)；相反，嵌套线16a附近只有大约50％的区域是敞开的。等离子体化学被选择与氮化硅反应，因而，在隔离线16b附近，由于氮化硅的局部加载比较高，故腐蚀剂气体中的反应粒子(例如离子、原子团和聚合物产物母体)的局部浓度将被耗尽。隔离线16b周围的大面积氮化物起反应粒子吸收点的作用。

同样，嵌套线16a附近较多的光刻胶的局部存在，倾向于使等离子体化学相对于隔离线16b附近的无光刻胶区域移动。具体地说，光刻胶的侵蚀起聚合物产物母体源的作用。因此，隔离线16b附近的硬掩模层14区域被暴露于比嵌套线16a附近更弱的聚合化学过程，从而引起图1B所示的隔离线下方的被腐蚀的硬掩模中的横向侵蚀。

在图1A和1B所示的标准的硬掩模栅腐蚀方法中，通常在氯基或溴基腐蚀剂气体中，相对于热氧化物(未示出，但在栅叠层12上形成薄层)，硅被选择性地腐蚀。由于栅导体腐蚀对衬底(亦即栅叠层12)是非选择性的，故热氧化物的任何击穿都导致对下方硅的灾难性冲击。当为了提高器件速度而减小栅氧化物厚度时，这一危险变得特别重要。随着栅线宽度的减小，栅叠层的形状比增大。栅叠层在硬掩模栅腐蚀方法中的稳定性就成为更先进的基本规则中的一个问题。

在栅制作工艺中，如图2所示，常常必须剥离热氧化牺牲层，然后生长新鲜的栅氧化物。热氧化牺牲层20的厚度受制于氧化物剥离过程中的腐蚀的各向异性程度。热氧化层20的任何下切都会在后续的多晶硅24(栅导体)填充氮化硅层26的栅孔之后引起覆盖区22的形成。覆盖区22使器件的性能下降。

而且，在诸如图4B所示的任何各向同性腐蚀中，离子51不沿均匀的方向向着氮化硅层50被加速。因此，腐蚀沿各个方向进行，使光刻胶层52下切，从而限制器件的封装密度。在图4B中，氮化硅层50可以形成在硅衬底(未示出)上。

虽然氮化硅的腐蚀技术得到了高度发展，但此技术固有的某些问题仍然存在。一个特别的问题是，在保持相对于光刻胶层和氧化层二者的高选择性的情况下，对高形状比氮化硅层的腐蚀。因此，对于在保持相对于光刻胶层和氧化层的高的选择性并避免随后的图象完整性损失的情况下，对高形状比的氮化硅进行图形化的工艺，存在着需求。

为了满足这一需求和其它的需求，并考虑到其目的，本发明提供了一种在镶嵌腐蚀方法中各向异性地腐蚀多层结构的氮化硅层中的沟槽的工艺。此工艺包含下列步骤：激活含有聚合剂、氢源、氧化剂和稀有气体稀释剂的腐蚀剂气体以形成高密度等离子体，其中的腐蚀剂气体相对于氧化硅层(形成在衬底上和氮化物层下)和光刻胶层(形成在氮化物层上)，具有高的氮化物选择性；以及引入高密度等离子体，以便腐蚀氮化硅层的暴露部分，从而形成延伸到氧化硅层的沟槽。