[发明专利]有可变数据和比较结果压缩功能的片内数据比较器

说明书

本发明涉及半导体存储器测试，更具体地说，本发明涉及利用输入和输出数据图案之间的片内数据比较来测试存储器件的装置。

电路复杂程度的迅速提高使得存储器测试变得越来越困难和越来费用越昂贵。高密度存储器的发展在测试复杂性中引入新的方面。例如更高速的同步DRAMs的需要包括了更复杂和更耗时的图案测试。把测试系统用于存储器测试，可能需要附加的设备来维持当前的产量水平。对于更复杂的高速存储器件，为维持产量所需添加的附加测试器通常是昂贵的。

与测试当前和将来几代高密度存储器有关的另一个问题还包括与测试器的速度和准确度有关的芯片频率。现在越来越难以找到能跟上被测的芯片发展的高速测试系统。通常，器件频率的提高快于测试器的准确度的提高。同时，测试装置变得更复杂。引脚数变得越来越多，因此需要对更多引脚进行准确度管理。此外，对于厂家和测试者，把维护成本保持在合理的水平上和在合理的时间范围内完成测试也成了问题。

在半导体存储器测试中，通过由外部测试装置把已知的数据图案写入阵列中的存储单元，来测试芯片。然后把数据图案读回测试装置，并把读回的数据图案与已知的数据图案比较。

芯片制造过程不会无差错。因此，每个存储芯片都必须小心测试，通常利用上述的数据图案来测试。近来，在存储器芯片的总的制造成本中，测试成本是主要部分。通过减少测试芯片所需的时间，和/或通过增加并行测试的芯片数目，可以降低测试成本。并行测试的芯片数目通常受限于存储器的测试器能处理的输入/输出(I/O)通道的数目。增加并行测试的芯片数目的一个办法是减少外测试器与被测试芯片之间的连接线数目。假定测试器能处理1024个I/O通道，而测试一个芯片需130个通道，则能并行测试7个芯片。

参考图1，图中示出用于测试存储器芯片的传统的测试装置。可以用外存储器测试器16测试包括存储器芯片14的芯片封装10或含有多个芯片14的晶片12。根据测试器16能处理的I/O通道的数目以及单个芯片所需的连接线数目，就可以如上所述地并行测试某一数目芯片。为了证实芯片上的存储器阵列的功能，测试器16向存储器写入一个特定的图案，从阵列读回数据，并且把原来的数据图案与从存储器芯片读出的数据比较。所得的任何差异都被列出，并被用作决定存储器芯片通过/失效的依据(如果没有模块级(level)冗余可利用的话)，而在测试晶片的情况下，则产生位失效图。在一个例子中，在x32存储器芯片的情况下，存储器芯片14与测试器16之间的通讯需要32条I/O通道。

因此，对于用来测试存储器单元的装置来说，需要既减少测试成本，又减少测试时间。对于测试装置，还进一步需要减少测试每片芯片所需的通道数目。

根据本发明的半导体存储器芯片包括存储器阵列，此存储器阵列包括要测试的存储器元件。图案发生器提供待输入到并存储在存储器阵列中的参考数据。在存储器芯片上形成比较器，用来把来自图案发生器的参考数据与来自存储器阵列的所存储的数据进行比较。比较器进一步包括逻辑电路，它用于比较参考数据与来自存储器阵列的所存储的数据，从而提供比较结果：如果所存储的数据与参考数据吻合，则给出匹配状态的比较结果，否则给出非匹配状态的比较结果。还包括多个锁存器，用于接收来自逻辑电路的比较结果，锁存器有与匹配状态相关联的第一态，其中，如果从逻辑电路接收到非匹配状态时，第一态变就为第二态。还包括寄存器，用来存储和输出锁存器的第一和第二态，以便提供测试结果。

另一种半导体存储器芯片包括存储器阵列，此存储器阵列包括要测试的存储器元件和用于取代缺陷存储器元件的冗余，每个冗余都包括一组存储器元件。半导体存储器芯片还包括图案发生器，它用于提供待输入到并存储在存储器阵列中的参考数据。在存储器芯片上形成比较器，用于把来自图案发生器的参考数据与来自存储器阵列的所存储的数据进行比较。比较器进一步包括逻辑电路，它用于比较参考数据与来自存储器阵列的所存储的数据，从而提供比较结果：如果所存储的数据与参考数据吻合，则给出匹配状态的比较结果，否则给出非匹配状态的比较结果。还包括多路复用级，它用于接收比较结果，并压缩比较结果，以便提供冗余兼容数据压缩，从而与元件组中的任何元件有关的任何非匹配状态都允许用与该组元件组有相同尺寸的冗余来取代。多个锁存器接收来自多路复用级的比较结果，锁存器的第一态与匹配状态相关联，其中，如果从逻辑电路接收到非匹配状态，则第一态被变为第二态。还包括寄存器，它用于存储和输出锁存器的第一和第二态，以便提供测试结果。