[发明专利]具有电容元件的半导体器件及其形成方法

说明书

本发明涉及半导体器件及其形成方法，特别涉及具有将电极掩埋在隔离膜中的电容元件的半导体器件及其形成方法。

通常，电容元件具有下列结构。图1是表示具有电容元件的常规半导体器件的部分剖视正视图。在半导体衬底10中形成隔离槽。在隔离槽中形成隔离膜11。在半导体衬底10的上表面上和在隔离槽中的隔离膜11上形成氧化硅膜14。在氧化硅膜14上和隔离膜11上面有选择地形成电容元件的下电极12。在下电极12上形成介质氧化物膜13。在介质氧化物膜13上形成上电极15。下电极12、介质氧化物膜13和上电极15形成电容元件。在氧化硅膜14上有选择地形成晶体管的栅极。形成覆盖电容元件和晶体管的栅极16的层间绝缘体17，从而电容元件和栅极16被完全掩埋在层间绝缘体中。层间绝缘体被平面化。电容元件的上电极15的上部距离层间绝缘体17被平面化的表面具有第一深度“D”。晶体管栅极16的上部距离层间绝缘体17的平面化表面具有第二深度“E”。第二深度“E”比第一深度“D”深。

在层间绝缘体17的表面被平面化之前，该表面的水平面随着电容元件和晶体管的栅极16而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的高度比晶体管的栅极16的高，因此第一较厚部分比第二较厚部分厚。层间绝缘体17的水平面变化的表面被化学机械抛光平面化。电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一大加工量处理，在晶体管栅极16上的层间绝缘体17的第二较厚部分受到抛光工艺中的第二大加工量处理。第一大加工量处理比第二大加工量处理大。即，电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的最大加工量处理。此外，在电容元件上的层间绝缘体17中形成第一接触孔，使第一接触孔与电容元件的上电极15的上表面连接。第一接触孔的深度为第一深度“D”。在晶体管的栅极16上的层间绝缘体17中形成第二接触孔，使第二接触孔与电容元件的栅极16的上表面连接。第二接触孔的深度为第二深度“E”。如果通过利用抗蚀剂图形用相同各向异性腐蚀同时形成第一和第二接触孔，则形成第一接触孔的各向异性腐蚀在形成第二接触孔之前完成。即，当第一接触孔被形成并与电容元件的上电极15接触时，栅极16上的第二接触孔没有到达栅极16，因此各向异性腐蚀继续进行以使第二接触孔到达晶体管的栅极16，由此电容元件的上电极15受到来自形成第二接触孔的进一步各向异性腐蚀工艺的过量处理的损伤。

在日本特许公开专利公报No.63-186444中，公开了将多晶硅电极掩埋在场氧化物膜中的技术。这将引起绝缘膜的水平面的很大差别。

在日本特许公开专利公报No.7-60859中，公开了单元电极被掩埋在隔离膜中的技术。

这种常规技术不是在具有相同或均匀厚度的层间绝缘体中提供栅极和电容元件的上电极，因此这种常规技术与本发明无关。

如上所述，上述常规技术具有下列问题。

在平面化层间绝缘体17的表面之前，表面水平面随着电容元件和晶体管的栅极而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的高度比晶体管的栅极16高，因此第一较厚部分比第二较厚部分厚。层间绝缘体17的水平面变化的表面被化学机械抛光平面化。电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一较大加工量处理，在晶体管栅极16上的层间绝缘体17的第二较厚部分接受抛光工艺中的第二较大加工量处理。第一加工量处理比第二加工量处理大。即，电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的最大加工量处理。此外，在电容元件上的层间绝缘体17中形成第一接触孔，使第一接触孔与电容元件的上电极15的上表面连接。第一接触孔的深度为第一深度“D”。在晶体管栅极16上的层间绝缘体17中形成第二接触孔，使第二接触孔与电容元件的栅极16的上表面连接。第二接触孔的深度为第二深度“E”。如果通过利用抗蚀剂图形的相同各向异性腐蚀同时形成第一和第二接触孔，则形成第一接触孔的各向异性腐蚀在形成第二接触孔之前完成。即，当第一接触孔被形成并与电容元件的上电极15接触时，栅极16上的第二接触孔没有到达栅极16，因此各向异性腐蚀继续进一步进行以使第二接触孔到达晶体管的栅极16，由此电容元件的上电极15受到来自形成第二接触孔的进一步各向异性腐蚀工艺的过量损伤。

在上述情况下，需要研制一种没有上述问题的具有电容元件的新型半导体器件。

因而，本发明的目的是提供没有上述问题的具有电容元件的新的半导体器件。