[发明专利]一种图象扫描存储器

权利要求书

1.一种图象扫描存储器，其特征在于该图象扫描存储器是由两级控制存储器、总线控制器和SCSI接口组成，所述的两级控制存储器中第一级控制存储器是由可编程逻辑阵列FPGA1芯片U102、修正存储器芯片U204和采集缓冲存储器芯片U201所组成，其主要作用是给CPU、接触式图象传感器CIS和模-数转换器A/D提供时钟信号以及CIS的行同步信号，给电机提供时序控制信号，采集图象数据并进行修正和在FPGA1中进行的二值模式处理，并输出经修正和处理的图象数据；第二级控制存储器是由可编程逻辑阵列FPGA2芯片U103和传输缓冲存储器芯片U202所组成，其主要作用是采用转移模式接收第一级控制存储器输出的图象数据，然后，将图象数据转换成DMA模式输出给SCSI接口芯片U101，再由SCSI接口输出图象数据；总线控制器U203则是来控制两级控制存储器的总线开关。

2.根据权利要求1所述的图象扫描存储器，其特征在于所述的第一级控制存储器中的可编程逻辑阵列FPGA1是采用可编程逻辑阵列芯片U102，其型号为EPM7128ST，U102芯片的23、24、25、27、28、29、30、31、32脚接由修正存储器U204来的修正图象数据DF，U102脚41、40、35、37、19、42、44、20、21、45、22接修正存储器U204，输出修正存储器的高8-18位地址信号AF(8-18)，U102的脚81、83、84、93、92、96、97接CUP的地址、数据复用总线AD，U102的脚53、50、48、46、47、49、52、54将采集缓冲存储区写数据DC送至采集缓冲存储器U201，另外，U102的87脚输入晶振的时钟信号，88、89脚接CPU的读、写信号，77脚输出给CIS时钟CIS-CLOK，78脚输出给CIS行同步信号CIS-SIO，脚98、99、100、1接电机的时序控制信号/INA、INA、/INB、INB发给电机控制，36脚输出修正存储器输出允许信号FLASH-OE给U204，58、60、61、63、64、脚分别接SET、MOV-NUM、LOCK、ADD4W、ADD4R信号去控制可编程逻辑阵列FPGA2，67脚输出CPU的时钟CPU-CLA，90脚接收CPU送来的地址锁存信号ALE，17脚输出给A/D转换器时钟AD-CLKO，56脚输出采集缓冲区写信号RAM1W给U201，71脚输出扫完一行中断信号给CPU，75脚输出SCSI接口片选信号/SCSI-CS给SCSI接口芯片U101。

3.根据权利要求1所述的图象扫描存储器，其特征在于所述的第一级控制存储器中的修正存储器U204，其型号为M29F010B，U204的12、11、10、9、8、7、6、5脚接收A/D转换器输出的图象扫描信号AF(0-7)，脚27、26、23、25、4、28、29、3、2、30和1接收U102输出的AF(8-18)，脚13、14、15、17、18、19、20、和21向U102输出DF，24脚接U102输出FLASH-OE信号。

4.根据权利要求1所述的图象扫描存储器，其特征在于所述的第一级控制存储器中的采集缓冲存储器U201，其型号为628512，U201的12、11、10、9、8、7、6、5、27、26、23、25、4、28、3、31、2、30、和1脚接由可编程逻辑阵列FPGA2芯片U103输出的采集缓冲区地址AB，以及脚29由U102输出的采集缓冲区写信号RAM1-W，脚24由U103输出的采集缓冲区读信号RAM1-R。