[发明专利]多级快速电可擦可编程只读存储器单元及其制造方法

说明书

本发明涉及一种多级快速电可擦可编程只读存储器(EEPROM)单元及其制造方法；特别是涉及这样一种多级EEPROM单元及制造方法，它通过利用部分相互重叠并且覆盖在浮动栅极顶部的第一和第二控制栅极来改善多级单元的编程特性。

快速EEPROM之所以变得普及是因为它有很多独特的优点。影响快速EEPROM普及的一个障碍是单位信息所需的成本太高。为了克服上述缺点，制造公司将注意力集中于提高单元的集成度。不过，由于快速EEPROM的结构比DRAM的结构要复杂得多，因此在单元的集成度方面也有困难。

在由英特尔(INTEL)公司推出的其中采用多级单元的Strata Flash(快速存储器)中，通过向单元中低速注入少量电子例如大约3000个电子的工艺，将一个多级单元编程为需要的级。因此，需要很长时间才能将单元编程到最高级。

因此，本发明的一个目的是要提供一种多级EEPROM单元及其制造方法，它通过利用部分相互重叠并且覆盖在浮动栅极顶部的第一和第二控制栅极来改善多级单元的编程特性。

根据本发明的一个方面，提供了一种多级快速EEPROM单元，该单元包括：一个浮动栅极，它通过下面的隧道氧化层与一个硅衬底电隔离；第一电介质层，它形成于浮动栅极的顶部；第一控制栅极，它形成在浮动栅极上，并且通过第一电介质层与浮动栅极电隔离；第二电介质层，它形成在第一控制栅极的侧壁和顶部上；第二控制栅极，它形成在第一控制栅极的侧壁和顶部上，并且通过第二电介质层与第一控制栅极电隔离；以及一个源极和一个漏极，它们形成在衬底中，并且与第二控制栅极两边自对准。

根据本发明的另一方面，提出了一种制造多级快速EEPROM单元的方法，包括以下步骤：在一个硅衬底上形成一个隧道氧化层后，对第一多晶硅层进行构图；在第一多晶硅层的顶部形成第一电介质层；通过在第一电介质层的顶部沉积第二多晶硅层，制备第一控制栅极的一部分；在第一控制栅极的侧壁上沉积第二电介质层；通过在第二电介质层的顶部沉积第三多晶硅层，形成第二控制栅极；和通过采用自对准蚀刻技术实现的源极/漏极离子注入工艺，形成一个源极和一个漏极。

从结合附图给出的优选实施例的以下说明，本发明的上述和其他目的和特征将变得更为清楚，附图中：

图1是根据本发明的多级快速EEPROM单元的剖面图；

图2A到2C是用于说明根据本发明的多级快速EEPROM单元的制造方法的剖面图。

下面参照附图来详细说明本发明的优选实施例。

图1的剖面图显示出根据本发明的多级快速EEPROM单元的结构。

一个浮动栅极3通过下面的一个隧道氧化层2与一个硅衬底1电隔离。第一电介质层4覆盖在浮动栅极3的顶部。第一控制栅极5通过第一电介质层4与浮动栅极3电隔离。第二电介质层6在第一控制栅极5的顶部和侧壁上形成。第二控制栅极7通过第二电介质层6与第一控制栅极5电隔离，并且在第二电介质层6的侧壁和顶部上形成。一个源极8和一个漏极9形成在衬底1中，并与第二控制栅极7的两边自对准。

此外，浮动栅极3是通过下面的隧道氧化层2与衬底1电隔离而形成的。第一和第二控制栅极5和7被做成水平地相互邻近，并通过在浮动栅极3上的第一电介质层4与浮动栅极3电隔离。控制栅极5和7还通过设置在它们之间的电介质层6相互电隔离。如上所述，源极8和漏极9是通过使用自对准蚀刻技术沿着第二控制栅极7的两边形成的。

此时，通过由源极8和漏极9之间的电压差进行的热离子(thermion)注入工艺，浮动栅极3可被编程。另一方面，通过由第一和第二控制栅极5和7与漏极9之间的电压差实现的F-N隧道效应，浮动栅极3可被擦除。

在电子是以多级方式注入浮动栅极3的快速EEPROM单元中，控制栅极5和7由下面的浮动栅极3和电介质层4隔离，并且它们与浮动栅极3部分地重叠，由此调节它们的耦合。结果是，电子可直接地注入具有多级的单元的每一级中或者从每一级发射，而不是从低级向高级移动。

参见图2A到2C，其中的剖面图显示出根据本发明多级快速EEPROM单元的制造方法。

如图2A所示，在硅衬底1上形成隧道氧化层2。在隧道氧化层2的顶部沉积第一多晶硅层3，并且随后按浮动栅极的宽度蚀刻。在第一多晶硅层3上形成具有氧化物/氮化硅/氧化硅(ONO)结构的第一电介质层4。在第一电介质层4的顶部沉积第二多晶硅层5，并且随后蚀刻掉层5的一部分，从而形成了第一控制栅极。