[发明专利]省电型驱动电路

说明书

本发明涉及一种等离子体显示面板(Plasma Display Panel，以下简称PDP)的驱动电路，特别涉及一种具有省电功能的PDP驱动电路。

PDP主要是利用电极放电累积电荷的方式进行显示，由于具有大荧光屏、高容量以及能够显示全彩色(full-color)影像，是未来最具潜力的平面显示器。

图1表示一般PDP中单元(cell)结构的侧视剖面图，其中此PDP是采用三电极结构(triple-electrode type)。如图所示，PDP主要是由两块玻璃基板1和7所组成，在玻璃基板1和7之间的空腔(cavity)则填入惰性气体，如Ne、Xe。在玻璃基板1上设置了两个电极，包括维持电极X和维持电极Yi，两者彼此平行。在维持电极X和维持电极Yi上则被覆一层介电层3以及保护膜(protective film)5。另外，在玻璃基板7上则设置地址电极(addresselectrodes)Ai，其与维持电极X和维持电极Yi的延伸方向上呈彼此垂直的关系。每个单元的四周以间壁(partitionwall)8加以隔离。介于间壁8间有荧光材料9，用来在放电过程中发光。

图2表示一般PDP所构成的等离子体显示器的方块图。如图所示，PDP100是由彼此平行的维持电极Y1～Yn以及维持电极X，以及横跨其上的地址电极A1～Am所驱动。10表示PDP 100中的显示单元，每个显示单元10之间则是由间壁8加以隔离。

等离子体显示器中除了包括PDP 100之外，还包括控制电路110、Y扫描驱动器112、X共同驱动器(X common driver)114以及地址驱动器116。控制电路110可以根据外部所提供的时钟信号CLOCK、视频数据信号DATA、垂直同步信号VSYNC以及水平同步信号HSYNC，产生各驱动器所需要的时序信息。其中时钟信号CLOCK表示数据传输时钟，视频数据信号DATA表示显示数据，垂直同步信号VSYNC和水平同步信号HSYNC则是用以定义单一帧(frame)和单一扫描线(scanning line)的时序。控制电路110主要是用来产生各将显示数据和时钟，送到对应的驱动器内，以使其产生驱动各电极所需要的信号。

图3表示公知技术驱动PDP显示一帧的动作示意图。一般每个帧是区分成数个子场(sub-field)，例如在图3中每个帧便区分为八个子场SF1～SF8，每个子场是用来在全部扫描线上显示对应的灰度(gray scale)，例如欲显示256位阶灰度时(对应于8位)，便可以使用八个子场分别处理。每个子场则由三个操作期间所组成，分别为重置期间(reset period)R1～R8、写入期间(address period)A1～A8以及维持时间(sustain period)S1～S8。重置期间是用来清除前一子场显示时所残余的电荷。写入期间则是通过地址放电(address discharge)在需要显示的单元中(即呈on状态)累积壁电荷。维持期间则是用来维持已经累积的壁电荷，以便维持显示状态。其中，重置期间R1～R8和维持期间S1～S8是同时处理PDP上的全部显示单元，而写入期间A1～A8则是依序对于维持电极Y1～Yn上的各显示单元进行写入动作。

图4表示在图3中单一子场(以SF1为例)上维持电极X和Yi的控制信号的时序图。当完成所有扫描线上的重置动作后，开始进入写入期间。在写入期间(亦即A1)，由X共同驱动器114在维持电极X上送出电压Vs。而对于对应各维持电极Y1、Y2、Y3、...、Yn的扫描线，依序通过地址驱动器116送入包含显示数据的地址脉冲(address pulsee)AP到各地址电极A1、A2、...、Am上。于是，对应于待显示数据的显示单元10中则会发生短暂地放电，并且在对应的显示单元10内累积壁电荷。在完成所有扫描线的处理后，“待显示数据”可以通过累积的壁电荷形式，存储在对应的显示单元10上。

当写入期间结束后，则开始进行维持期间(亦即S1)。在维持期间，Y扫描驱动器112和X共同驱动器114会轮流对所有的维持电极Yi以及共同的维持电极X送出维持脉冲。如图4所示，首先对于所有的维持电极Yi送出电压值为Vs的维持脉冲Ysus，接着对于维持电极X送出电压值为Vs的维持脉冲Xsus。所述动作会在此子场内的维持期间重复执行。虽然所述动作会同时牵涉到所有的显示单元110上，但是只有在写入期间曾通过地址放电产生壁电荷的显示单元10才会在维持期间内持续发光。