[发明专利]带有具用于一个共用存储器的接口的多个处理器的装置

说明书

本发明涉及包括多个处理器和一个存储器接口的数据处理装置，通过所述存储器接口，处理器能够访问一个共用存储器。本发明可用于如能够对MPEG数据流解码的集成电路设备之中。

US5,072,420专利说明书，描述了一个能访问DRAM存储器(动态随机存取存储器)的多个外围和外部设备接口。该接口对每个外围和外部设备提供一个输入和输出通道。每个通道包括一个FIFO(先入先出)存储器，FIFO将有关设备连接到DRAM存储器。

本发明的目的在于能够实现成本相对较低的解决方案，尤其是集成电路形式的解决方案。

本发明考虑以下几个方面：存储器一般是由形成记忆单元的元件和访问记忆单元的附加元件组成。当存储器本身体积比较小时，附加元件所占的体积比是比较大的。因此，一般认为，存储器的体积越小，它的效率就越低。例如，我们考虑形成集成电路部分的存储器，如果存储器比较小，那么该存储器表面的每个单元存储能力是相对较小的。也就是说，存储器，与它存储的数据量相比，占用了相当大的表面区域。

在现有的技术中，DRAM存储器与外围设备之间的接口为每个设备提供了一个FIFO存储器。当假设该接口电路是以集成电路的形式形成的时，FIFO存储器就占用了相当大的表面积。而且每个FIFO存储器需要专门的连接，如电源干线。这就使连接方案复杂化了。因此，原有的接口技术占用了相当大的面积，而且实现起来是比较困难的。

根据本发明，在本文首段中所定义的类型的装置如下：

-一个用于暂时存储属于不同的处理器的数据的接口存储器；

-一个用于控制所述接口存储器的控制电路，其方式是为每一个不同的处理器形成一个FIFO存储器。

因此，事实上，接口存储器替换了现有技术中所使用的分立的FIFO存储器装置。该控制电路与分立FIFO存储器装置中包括的许多附加元件相比简单得多。因此，与现有技术相比，本发明能够实现用较少数量的元件实现同样的存储能力。而且本发明使得存储器接口能够在集成电路的相对小的表面积上实施。从而，本发明可以降低成本。

本发明及其可产生有益效果的附加特征可参考下面的附图进行详细的说明。

图1示出根据本发明的数据处理装置图；

图2示出该装置的存储器接口的操作；

图3示出该装置的数据处理单元；

图4示出该装置的存储器接口；

图5示出对一个单元的读访问；

图6a和图6b示出对共用存储器的仲裁访问；

图7示出存储器接口的访问接口；

图8示出存储器接口的缓冲寄存器装置。

图9示出用于读取的缓冲存储器装置。

下面先说明有关参考标号。在所有的图中，相似的实体用同一个参考字母表示。在一张图中可能出现多个相似的实体。在这种情况下，参考字母用数字下标，以区别两相似实体。为了方便起见，在说明书和权利要求书中可能省略数字或下标。

图1示出一个数据处理装置，所述装置包括一个共用存储器SDRAM(静态直接随机存取存储器)、一个存储器接口INT和三个数据处理单元B1、B2和B3，数据处理单元下面简称“单元”。每个单元B通过专用读总线BBR和写总线BBW与存储器接口INT相连。每个专用读总线BBR和每个专用的写总线BBW专用于一给定的单元B。存储器接口INT通过公共总线BM连接到共用存储器SDRAM。单元B、专用读写总线BBR、BBW和存储器接口INT组为单块集成电路的一部分，而共用存储器SDRAM是一个外部设备。

通常数据处理装置操作如下：单元B根据请求接收要被处理并存储在共用存储器SDRAM中的数据。在处理完成后，单元B将处理后的数据通过存储器接口INT传到共用存储器SDRAM中。存储器接口INT控制不同的单元B对共用存储器SDRAM的访问。

存储器接口INT具有两个基本功能，第一，它完成在对共用存储器SDRAM访问的级别上在不同的单元B之间的仲裁。单个的单元B能在同一时刻能够或者以读，或者以写的方式来访问共用存储器SDRAM，这意味着单元B只有在脉冲模式下才能访问存储器；第二，在读周期状态下，存储器接口INT将来自共用存储器SDRAM的为一给定单元B提供的数据脉冲变换成基本上稳定的数据流然后数据流通过相应专用读总线BBR传输到单元B。在写周期状态下，存储器接口INT将来自一给定的单元B的基本稳定的数据流转换为数据脉冲写入共用存储器SDRAM。