[发明专利]以多相时序信号控制移位寄存器的方法

说明书

本发明为涉及一种以多相时序信号控制移位寄存器的方法，尤指一种可随意扩充移位寄存器而提高其数据存储容量，且可提高封装密度的方法。

以往移位寄存器内数据的移动，传统电路是使用静态随机存取内存或动态随机存取内存，静态随机存取内存须要较多的组件及芯片面积，动态随机存取内存则须要特殊的制作工艺来制造，故其应用上有其局限性，而有改善的必要。

在1968年Y.T.Yen所提出的四相动态移位寄存器(Four Phase DynamicShift Register)电路中，为了产生四相时序控制信号曾提出一简单电路(如图17A所示)。该电路中使用一个的非重叠锁存器(Non-Overlap Latch)及两个单振电路(One Shot Circuit)来产生四相时序控制信号，其时序控制信号如图17B所示，利用非重叠锁存器(Non-Overlap Latch)来产生两个非重叠(Non-Overlap)使能(Enable)信号(EN0，EN1)，然后再利用单振电路(One ShotCircuit)产生两个充电(Pre-Charge)信号(PR0，PR1)。

此电路在系统时钟频率固定(使能(Enable)信号脉冲宽度(Pulse Width)不变)且不须推动大量的移位寄存器基本单元(Cell)(时序控制信号延迟时间很短)时尚可使用，但是如果系统时钟频率不固定时，充电(Pre-Charge)信号的脉冲宽度(Pulse Width)难以等于使能(Enable)信号脉冲宽度(Pulse Width)的二分之一，所以无法使用于一般的应用之中。另外由于延迟电路(Delay)及单振电路(One Shot Circuit)常常随着制作工艺参数与工作环境(温度、时间)的变动而无法精确的掌控其特性，使得如是的电路并不是一种安全可靠的电路。

由于以上电路存在的诸多缺点，为此，本发明提供一种多相时序信号移位寄存器阵列控制电路，其中多相时序信号发生器是用来产生时序控制信号以控制移位寄存器阵列(Array)内数据的移位。移位寄存器阵列则是由移位寄存器基本单元(Cell)所组成，并经由特殊的驱动电路安排及数据流向(Data Flow)以确保数据能正确的传送。

在多相时序信号发生器中：

利用除N同步计数器及N译码器(N Decoder)将时序控制信号区分成N等分，以控制移位寄存器阵列(Array)内数据的移位。

利用去突波(De-Spike)电则确保N等分的时序控制信号没有突波(Spike)产生。

利用时序反馈控制电路及时序信号反馈电路(在移位寄存器阵列(Array)中)以保证时序控制信号能在各种延迟时间下皆能保持在非重叠(Non-Overlap)的状态。

并且，利用时钟延迟电路、充电(Pre-Charge)及使能(Enable)信号缓冲电路来产生时序控制信号，并能确保充电(Pre-Charge)信号脉冲宽度(PulseWidth)为使能(Enable)信号脉冲宽度(Pulse Width)的一半。

又移位寄存器阵列(Array)是由移位寄存器子阵列(Sub-Array)所构成，移位寄存器子阵列(Sub-Array)则由移位寄存器宏单元(Macro Cell)所构成，其中：

该移位寄存器宏单元(Macro Cell)是由移位寄存器基本单元(Cell)所组成，因此移位寄存器阵列(Array)具有弹性扩充的能力，而适用于各种电路应用中。至于移位寄存器阵列(Array)中的数据流向(Data Flow)则有如蛇行般蜿蜒而行，且数据(Data)是以最短路径传递，以免信号遭到噪声干扰；

数据流向(Data Flow)与时序控制信号(Signal Flow)流向亦保持垂直以减少相互之间的耦合(Couple)，而时序控制信号的安排亦使得时序控制信号的延迟时间相近，不易发生重叠(Overlap)的现象。

再者，移位寄存器阵列(Array)的数据缓冲输出电路则使用一个三态锁存器(Tri-State Latch)锁存移位寄存器阵列(Array)的动态(Dynamic)数据输出，使其能传送到远处输入端。

本发明的多相时序信号移位寄存器阵控制电路的独特电路安排将使得此电路易于扩充以适用于各种应用中，且不论工作在何频率范围，制作工艺参数如何变化，工作环境如何改变，皆能正确可靠的运作。

本发明为一种以多相时序信号控制移位寄存器的方法，主要是由一多相时序信号发生电路产生的多种相位时序信号以控制移位寄存器阵列内部数据的移位。