[实用新型]数码管显示装置

说明书

本实用新型涉及一种数码管显示装置。

数码管由于其结构简单、性能可靠而被广泛应用于电子设备中，但传统的数码管显示装置是以一个显示译码驱动器驱动一路数码显示管，当数码管较多时，必须配置多个显示译码驱动器，以驱动多路数码显示管，这样就会使整个设备的体积增大、成本增大并降低可靠性。

本实用新型的目的在于提供一种体积小、成本低并提高产品可靠性的数码管显示装置。

本实用新型的技术方案如下：本实用新型之数码管显示装置包括中央处理器、电源、数据锁存器、数码管和显示译码驱动器，其中一个显示译码驱动器与两路数码显示管对应相联。中央处理器以定时扫描方式控制数码管显示。

在本实用新型中，每两路数码显示管对应三个数据锁存器和一个显示译码驱动器，其中用于锁存第一路数码管之显示数据的锁存器1与第一路数码管相联，用于锁存显示使能数据的锁存器2与显示译码驱动器相联，用于锁存第二路数码管之显示数据的锁存器3与第二路数码管相联。中央处理器可以联接多个显示译码驱动器以驱动多路数码管。

利用锁存器3还可联接LED(发光二极管)显示管，驱动LED管显示，以显示产品的一些工作状态。本实用新型当然还可以根据产品功能需要进行功能扩展，即由中央处理器联接其它功能电路模块，由中央处理器通过所设计的内置程序进行统一控制和数据处理，实现功能扩展。

本实用新型可以一个显示译码驱动器驱动两路数码显示管实现两路数码管的显示控制，因此其产品的体积小，降低了成本，因而提高了产品的可靠性能。

以下结合附图进一步说明本实用新型。

图1是本实用新型的原理结构框图；

图2是本实用新型实施例之电路方框图；

图3是本实用新型实施例之电路图。

图1反映了本实用新型的基本电路结构。图2的实施例表现一个显示译码驱动器D1驱动2路数码管之结构，中央处理器CPU通过数据总线AA(0～7)和控制总线K(0～2)分别与锁存器1(D3)、锁存器2(D2)、锁存器3(D4)相连，用于在两路数码管上显示的数据可由中央处理器CPU芯片上的串行通讯口输入，再由数据总线传至三个锁存器。本实用新型中以两路数码显示管、三个数据锁存器和一个显示译码驱动器为一个数码管显示驱动回路，一个中央处理器CPU芯片可联接多个数码管显示驱动回路，如图2的虚线所示意。图2中，一路数码管包括M11、M12、M13、M14、…、M1n，另一路数码管包括M21、M22、M23、M24、…、M1n。

图3是本实用新型应用于本申请人之HCC 168出租汽车税控计价器的实施例。图3中的中央处理器CPU芯片采用AT89C2051芯片，与之相连三个锁存器D2、D3、D4均采用74ACT272芯片，D1为LED显示译码驱动器(4位译码输出10位)，采用74LS145芯片；数码管包括DIG1、DIG2、DIG3、DIG4、DIG5显示模块，均采用LF10501模块，该模块为单个8段数码管，在本实施例中，5个LF10501模块组成″金额″显示屏；在图2中，数码管还包括显示模块SDIG1、SDIG2、SDIG3，这三个LED组合LF40252模块，在该实施例中分别显示“单价”、“计程”和“计时”。LF40252模块是含有4个单8段数码管组合成的显示模块。本实用新型的显示方式为定时扫描方式，由CPU控制，中断周期小于2ms(一路为10个数码管，n＝10，扫描方式显示要求每秒刷新数据至少50次，扫描周期为20ms)，每次扫描一位显示数据，每次扫描的显示数据和显示位数由当前显示数据指针决定；同时还需处理对各种LED(发光二极管)指示灯V1～V9和按键的控制，例如“夜间”、“低速”、“读卡”以及“暂停”键S1、“检查”键S2、“输出”键S3指示等。电源提供直流电源Vcc，给电路提供工作电压。

D2、D3、D4为八位数据锁存器，其中D3即为锁存器1，锁存第一路显示段码数据；D4即为锁存器3，锁存第二路显示段码数据(八段码)；D2即为锁存器2，锁存显示使能数据，并送至D1，完成显示使能、译码、驱动等作用，对每1个数码管公共极进行开启和使能。CPU芯片通过(插接头XS1)数据总线AA(0～7)、控制总线K(0～2)与D1、D2和D3相连。在工作时，第一路显示数据、第二路显示数据、显示使能数据分别按顺序从CPU芯片的P1口送出，且在对应时间由CPU之端口D-LACK1(T1，P3.4)、D-LACK2(T2，P3.5)、G-LACK3(INT1，P3.3)发出锁存信号。CPU芯片左下方的箭头表示串行通讯口的联接和数据传输方向，CPU上方为时钟电路。