[实用新型]叠层式电感元件层间通路的结构

说明书

本实用新型涉及电子元器件领域，特别涉及叠层式电感元件层间通路的结构。

现有技术中，叠层式电感元件层间通路的结构一般有以下几种形式：①交迭印刷式结构，是将低温烧结陶瓷粉加粘合剂等制成适合于丝网印刷工艺的浆料，印制陶瓷膜。在此膜上印刷3/4周的导电银浆，再在1/2的区域上印刷膜、1/2周的导电银浆被陶瓷膜覆盖，1/4周未被覆盖，再继续印刷3/4周导电银浆，与上次印刷未被覆盖的导电银浆相接，从而形成一匝回路导体。中间由陶瓷膜隔开，重复这一过程，就印刷成多层电感结构，然后烘干。这种结构的缺点是，由于交叠印刷，陶瓷浆料在半边覆盖很难做到整个坯内均匀。不仅工艺复杂、生产效率低而且产品合格率也低。②印刷穿孔式结构，是将低温烧结陶瓷浆料印刷成铁氧体膜，在膜上印刷3/4周导体线圈。接着再印刷同样尺寸的陶瓷膜。在导体线圈端点位置用化学方法将陶瓷膜穿孔，露出导体线圈，再印刷3/4周导体线圈，使之相连通，重复以上步骤，就可印刷成多层导体线圈，中间以陶瓷膜相隔开，然后烘干。这种结构的缺点是，用化学法穿孔，穿孔后露出的导体线圈如何处理被腐蚀的陶瓷则十分困难。因而成品率也不高。③印刷成孔式结构，与上述的印刷穿孔式结构基本相同，只是在印刷陶瓷薄膜时，在设定位置留下小孔，使上、下两层导体线圈相连通。其它与印刷穿孔式结构完全相同。这种结构的缺点是，由于在预留孔位置，上、下导通层中没有填充导电浆料，因而效果很差，也直接影响成品率。

综合上述，为了克服现有技术中存在的缺点，本实用新型的目的是提供一种叠层式电感元件层间通路的结构。它制作简单、性能可靠、产品合格率高。

为了达到上述的发明目的，本实用新型的技术方案如下：

叠层式电感元件层间通路的结构，它包括多层由陶瓷浆料制成的陶瓷介质膜片及每层陶瓷介质膜片上印制的内电极。其结构特点是，所述每层内电极上用金属浆料预制出可导通通路各层陶瓷介质膜片之间通路的凸起。最上层内电极上覆盖有陶瓷膜片。

按照上述的技术方案，所述凸起由银、钯、镍、铜金属粉或者其混合物与5％～15％溶剂、粘合剂、固化剂配制而成。

本实用新型由于采用了上述结构形式，制作时先在陶瓷膜片上制作一内电极，在内电极某些设定位置上预制一层用金属浆料做的凸起，为层间通路。类似于注塑时预置金属体方法或者是在建筑的预制板上加钢筋的办法，然后在有凸起的内电极上流延下一层陶瓷浆料，再将陶瓷膜片烘干，使凸起固定于陶瓷膜片中。因而，本实用新型同现有技术相比，具有制作容易、性能可靠、连接点坚固的特点，可使产品合格率及生产效率大大提高。

下面结合具体实施方式及附图对本实用新型作进一步描述。

附图是本实用新型的结构示意图。

参看附图，叠层式电感元件层间通路的结构，它包括利用干法或湿法工艺用含有40～60％的陶瓷粉料，0.5％～10％的树脂，0.5％～5％的增塑剂，30～60％的溶剂为陶瓷浆料制作的多层陶瓷介质膜片1。在第一层陶瓷介质膜片1上用由银、钯、镍、铜金属粉或者其混合物与溶剂、粘合剂配制的金属浆料印制内电极2。在内电极2上用由银、钯、镍、铜金属粉或者其混合物与5％～15％的溶剂、粘合剂、固化剂配制的半固体金属浆料在设定位置上预制出可导通通路的凸起3。流延第二层陶瓷浆料，使各凸起点露在第二层陶瓷介质膜片1上。将预制出上、下导通通路的陶瓷介质膜片1烘干，使导通通路的凸起3固定于陶瓷膜片中。在有导通通路的陶瓷介质膜片1上再印刷第二层内电极2。在第二层内电极2上再用半固体金属浆料预制出下一层可导通通路的凸起3，……依照上述步骤重复制作。最后制作覆盖在内电极2上的陶瓷膜片4以形成多层电感元件生坯。其中，所述的陶瓷粉料包括铁氧体、压电陶瓷、铁电陶瓷及微波介质陶瓷。所述的溶剂是由乙醇、丙醇、丁醇、异丁醇及酯类对环境无污染的物质混合而成。

使用本实用新型时，需将生坯切割、排胶、烧结、封端、电镀而形成有多个层间通路的片式电子元件。