[实用新型]内存芯片或模块的组装结构

说明书

本实用新型关于半导体内存组件、内存芯片、内存模块和部分损坏内存组件的结构。

由于半导体组件芯片培植过程中的优良率限制，一块半导体内存芯片通常包含部分损坏的内存组件。随着半导体组件密度的增高，更难达到很高的生产优良率。

在组件芯片培植过程中，有一些维修程序可用于替换内存储存格矩阵中的某些行或某些列。然而，如此维修程序的能力有其限制。有些内存组件在芯片培植过程之后的颗粒上仍然有部分损坏。在颗粒以上的层次来维修内存组件，从可行性、效率和功能看，是一项复杂的问题。

本实用新型的目的是提出一种内存芯片或模块的组装结构，以有效地使用部分损坏的内存组件来组成可用的内存芯片或模块，使之符合指定的规格。

本实用新型的又一目的是提供一种内存芯片或模块的组装结构，该结构可使部分损坏的内存组件中的未损坏内存数据位被运用到最大限度。

本实用新型的另一目的是提供一种内存芯片或模块的组装结构，该结构可简化内存芯片或模块的生主产及制造过程。

本实用新型的再一目的是提供一种内存芯片或模块的组装结构，该结构可减少或去除芯片或模块的起始过程。

本实用新型的目的是这样实现的：包括有：(a)一至多个组装数据线；(b)一至多个组装地址线；(c)一至多个组装控制线；(d)第一群至少一个内存次组装，每个次组装含有一至多个次组装数据线，一至多个次组装地址线，和一至多个次组装控制线；(e)第二群至少一个内存次组装，每个次组装含有一至多个次组装数据线，一至多个次组装地址线，和一至多个次组装控制线；(f)一个内存存取控制单元；其中第一群内存次组装至少包含一个部分损坏的次组装；其中第二群内存次组装也至少包含一个部分损坏的次组装；其中第二群内存次组装占用与第一群内存次组装部份或全部重叠的内存地址区域；其中该内存存取控制单元依照内存地址区域，在恰当的时段周期，引动第一群内存次组装或第二群内存次组装。

该组装结构为一半导体内存芯片，而该次组装结构为一半导体内存颗粒。

该组装结构为一半导体内存模块，而该次组装结构为一半导体内存芯片。

更包括一组固定或可变的设置，该设置为一组金属连接、接线器、电阻器、或逻辑位，可供该内存存取控制单元来决定要选择引动何个内存次组装群。

本实用新型的目的也可以是这样实现的：包括有：(a)一至多个组装数据线；(b)一至多个组装地址线；(c)一至多个组装控制线；(d)第一群至少一个内存次组装，每个次组装含有一至多个次组装数据线，一至多个次组装地址线，和一至多个次组装控制线；(e)第二群至少一个内存次组装，每个次组装含有一至多个次组装数据线，一至多个次组装地址线，和一至多个次组装控制线；(f)一个内存存取控制单元；其中第一群内存次组装至少包含一个部分损坏的次组装；其中第二群内存次组装占用与第一群内存次组装部份或全部重叠的内存地址区域；其中该内存存取控制单元依照内存地址区域，在某个恰当的时段周期，会制止第一内存群中的一至多个次组装，并引动第二内存群中的一至多个次组装。

该组装结构为一半导体内存芯片，而该次组装为一半导体内存颗粒。

该组装结构为一半导体内存模块，而该次组装为一半导体内存芯片。

包括一组固定或可变的设置，该设置为一组金属连接、接线器、电阻器、或逻辑位，可供该内存存取控制单元来决定要选择引动或制止个别的内存次组装。

本实用新型的目的又可以是这样实现的：包括有：(a)一至多个组装数据线；(b)一至多个组装地址线；(c)一至多个组装控制线；(d)第一群至少一个内存次组装，每个次组装含有一至多个次组装数据线，一至多个次组装地址线，和一至多个次组装控制线；(e)第二群至少一个内存次组装，每个次组装含有一至多个次组装数据线，一至多个次组装地址线，和一至多个次组装控制线；(f)一个内存存取控制单元；(g)一个内存地址变换单元；其中第一群内存次组装至少包含一个部分损坏的次组装；其中第二群内存次组装也至少包含一个部分损坏的次组装；其中第二群内存次组装占用与第一群内存次组装部份或全部重叠的内存地址区域；其中该地址变换单元重新界定内存地址给第一群内存次组装或第二群内存次组装中的至少一个内存次组装。其中该内存存取控制单元依照内存地址区域，在恰当的时段周期，引动第一群内存次组装或第二群内存次组装。

更包括一组固定或可变的设置，该设置为一组金属连接。接线器、电阻器、或逻辑位，可供该内存存取控制单元来决定要选择引动何个内存次组装群。