[实用新型]机车车载式线路动态监测装置无效
申请号: | 00263279.9 | 申请日: | 2000-12-08 |
公开(公告)号: | CN2452802Y | 公开(公告)日: | 2001-10-10 |
发明(设计)人: | 贾世庆;武民利;邓桂祥;阎志强;张建峰;李连庆;荆平;冯文波 | 申请(专利权)人: | 武民利;贾世庆 |
主分类号: | B60L3/00 | 分类号: | B60L3/00;G08G1/01;B60L3/12 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 刘秀娟 |
地址: | 100071 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 机车 车载 线路 动态 监测 装置 | ||
本实用新型属于铁道线路计算机监测技术领域。
线路动态监测装置已经在铁路系统广泛应用,目前主要有从国外进口的专用轨道监测车和便携的动态添乘仪。其中轨道监测车配备有惯性基准、激光监测和数据实时处理等高新技术装备,能够准确评测轨道几何状态参数和等级,但费用高,数量少,且调用不便,仅限于抽查使用;便携式动态添乘仪可随车运行,根据监测车体振动加速度值的大小来判定线路不平顺程度,也能够间接反映线路状态,使用轻便、灵巧,尤其受用户欢迎的是监测数据可利用微机分析处理,但监测密度小,跨度短,数据散,功能简单,而且必须设专人跟车操作,均需手动安装测速传感器,直接接触车辆走行部,存在安全隐患,监测成本相对高。另外人工校正里程,以及各次添乘车体不易相对固定,监测数据不够全面、及时、准确。上述这两种装置监测数据方式、方法和结构与本发明不同。
本实用新型的目的是设计新的技术方案,研制一种作为机车综合监测装置(TAX2)的一个组成部分,能够更加高效、实用、经济监测的线路动态监测系统。它在机车运行状态下通过固定在机车车体中的传感器单元不间断地采集车体振动加速度值,存储控制单元实时记录,同时读取机车监控装置俗称黑匣子中的线路里程和运行速度等相关信息,无人工干预下综合生成线路数据并循环保存。通过数据转储器可把记录的线路数据转储到微机中,利用处理分析软件,生成各种报告和图表,量化反映线路平顺状况,指导线路安全预测和维修保养工作。
本实用新型的技术要点在于如图1所示的四个方面,传感器单元(传感器及其电路)、存储控制单元(主板电路)、数据转储单元(转储器)和处理分析软件(计算机)组成。传感器单元通过RS485总线与存储控制单元连接,存储控制单元与机车综合监测装置(TAX2)连接,并通过RS485连接数据转储单元,数据转储单元通过R232总线连接计算机。
传感器单元电路如图2所示:由整形放大电路(一级)、一级高通滤波电路、二级高通滤波电路、一级低通滤波电路、二级放大电路、二级高通滤波电路、整流电路组成。这些电路依次串接输出给A/D转换电路经RS485总线将采样值送到主板。传感器单元中的整形放大电路如图3所示,按以下方式连接:加速度传感器的输出端有5个脚,1至5脚依次与电阻RZB1的一端、电阻RZB2的一端、电阻RZTC1的一端、运算放大器U1:B的5脚(+IN)及电阻RZTC2的一端相连;电阻RZTC2的另一端连到传感器的2脚上,电阻RZTC1的另一端连到传感器的5脚上,电阻RZB2与电阻RZB1的另一端相连接地;三极管TR1的发射极接地,集电极与基极相连接到电位器W2的一端,电位器W2的另两端接在一起与电阻R3的一端及运算放大器U1:D的13脚(-IN)相连,电阻R3的另一端运算放大器U1:D的14脚(OUT)及传感器的3脚连在一起,电位器W1的一端接地,另两端连在一起与电阻R1、R2及基准Z1的一端相连(2.5V),基准Z1的另一端接地,电阻R1的另一端连到运算放大器U1:D的12脚(+IN),电阻R2的另一端连到电容C7和二极管D1的一端,电容C7的另一端接地,二极管D1的另一端接到+12V上。运算放大器U1:A的4脚接+12V,11脚接地、3脚(+IN)与传感器5脚相连、2脚(-IN)与电位器W3的两端及电阻R9的一端连到一起,1脚(OUT)与电阻R9的另一端及电阻R4的一端连在一起,电位器W3的另一端与电阻R8的一端相连、再接到运算放大器U1:B的6脚(+IN)。电阻R8的另一端与电阻R7的一端及运算放大器U1:B的7脚(OUT)连接在一起,电阻R7的另一端与电阻R6的一端及运算放大器U1:C的10脚(+IN)相连,电阻R6另一端接到R2和R1相连的端点上(2.5V),电阻R4的另一端与电阻R5的一端及运算放大器U1:C的9脚(-IN)连在一起,电阻R5的另一端及运算放大器U1:C的8脚(OUT)连在一起,接到下一级高通滤波电路的输入端上。
存储控制单元(主板电路)如图4所示:由CPU1(89c51)系统电路、公共RAM电路、CPU2(89c51)系统电路、存储器电路(SRAM)组成。CPU1系统电路通过RS485与TAX2箱连接,通过双向数据总线与公共RAM相连,同时公共RAM通过另一路双向数据总线与CPU2 电路部分相连。CPU2系统通过RS485与传感器电路相连。通过双向数据总线与存储器电路相连。
数据转储单元如图5所示:由CPU电路与存储器电路组成,通过RS485与存储控制单元(主板)相连,通过RS232与计算机(PC)相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武民利;贾世庆,未经武民利;贾世庆许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/00263279.9/2.html,转载请声明来源钻瓜专利网。