[发明专利]处理器

权利要求书

1、一种处理器，包括：存储部件，存储任意存储空间的数据的校验和运算指令；控制部件，在起动时将来自外部装置的数据加载到上述存储部件中；校验和运算部件，按照上述校验和运算指令对上述加载的存储数据进行校验和运算；以及运算部件，根据上述校验和运算的结果来检测上述存储数据的错误。

2、如权利要求1所述的处理器，其中，存储部件是存储指令代码的指令存储部件。

3、如权利要求1或2所述的处理器，其中，进行校验和运算的任意存储空间的指定通过用指令代码直接指定上述校验和运算的对象字数来进行。

4、如权利要求1或2所述的处理器，其中，进行校验和运算的任意存储空间的指定通过用任意寄存器间接指定上述校验和运算的对象字数来进行。

5、如权利要求1或2所述的处理器，其中，进行校验和运算的任意存储空间的指定通过用指令代码直接指定上述校验和运算的对象空间的起始地址来进行。

6、如权利要求1或2所述的处理器，其中，进行校验和运算的任意存储空间的指定通过用任意寄存器间接指定上述校验和运算的对象空间的起始地址来进行。

7、如权利要求1或2所述的处理器，其中，进行校验和运算的任意存储空间的指定通过用指令代码直接指定上述校验和运算的对象空间的地址间隔来进行。

8、如权利要求1或2所述的处理器，其中，进行校验和运算的任意存储空间的指定通过用任意寄存器间接指定上述校验和运算的对象空间的地址间隔来进行。

9、如权利要求2至8中任一个所述的处理器，其中，校验和运算部件被连接到指令存储部件上连接的指令数据总线。

10、如权利要求2至8中任一个所述的处理器，其中，校验和运算部件被连接到：指令存储部件；指令数据总线，连接有向该指令存储部件提供指示信号的指令译码部件；以及上述指令译码部件。

11、如权利要求2至8中任一个所述的处理器，其中，取代校验和运算部件，运算部件通过经指令数据总线及指令译码部件从运算数据总线取入指令存储部件的指令代码及数据来执行校验和运算。

12、如权利要求2至8中任一个所述的处理器，其中，校验和运算部件被连接到：指令存储部件；指令数据总线及运算数据总线，连接有向该指令存储部件提供指示信号的指令译码部件；以及上述指令译码部件。

13、如权利要求11或12所述的处理器，其中，在指令代码的长度(サイズ)大于运算数据总线的长度的情况下，任意分割上述指令代码，分多次经上述运算数据总线提供给运算部件。

14、如权利要求1至13中任一个所述的处理器，其中，运算部件具有在起动时的加载时将校验和运算结果作为期待值取入并存储的存储空间，通过工作时的校验和运算结果和上述期待值之间的比较，来检测存储部件或指令存储部件的存储数据的错误。

15、如权利要求1至13中任一个所述的处理器，其中，运算部件在校验和运算中，除了对象空间的运算之外还追加1次运算，通过对每个运算空间将校验和运算数据预先放入加载数据中，使校验和运算结果的期待值唯一确定，使得校验和运算结果为唯一确定的期待值，通过该唯一确定的期待值和校验和运算结果之间的比较，来检测存储部件或指令存储部件的存储数据的错误。

16、一种数字信号处理装置，包括权利要求1至15中任一个所述的处理器。

17、一种运算装置，包括：权利要求1至15中任一个所述的处理器；下载部件，在起动时向上述处理器下载必要的数据；利用运行中的空闲时间来检测上述处理器的存储数据的错误的部件；以及在上述错误检测时对发生该错误的处理器进行再下载的部件。

18、一种运算装置，包括：权利要求1至15中任一个所述的处理器；下载部件，在起动时向上述处理器下载必要的数据；利用运行中的空闲时间来检测上述处理器的存储数据的错误的部件；以及在上述错误检测时只对发生该错误的处理器的错误空间进行再下载的部件。