[发明专利]运算处理装置

说明书

技术领域

本发明涉及无线通信设备等上搭载的、进行CRC运算的运算处理装置。

背景技术

在无线通信中，为了纠正无线传输中发生的位差错，在发送端对数据实施用于纠错的编码处理，在接收端对纠错码实施解码处理。

然而，在传播环境恶劣、极端多地发生差错的情况下，只用上述纠错处理难以完全纠错。因此，在移动无线通信中，除了上述纠错处理之外还进行检错处理，检测是否残留有差错。代表性的检错处理有CRC(CyclicRedundancy Check，循环冗余校验)。

以下，说明CRC。首先，说明CRC运算的编码电路。图1是假设生成多项式为G(X)=1+X+X³时CRC运算的编码电路图。

如图1所示，CRC运算的编码电路中的移位寄存器的级数等于生成多项式的最高次数。各触发器(以下，称为“FF”)的边界对应于生成多项式的各次数，从LSB(Least Significant Bit：最低位)向MSB(Most Significant Bit：最高位)次数依次增高。

此外，如果生成多项式的1次以上的项的系数是“1”，则CRC运算的编码电路在与该次数对应的各FF的边界上插入EXOR(逻辑“异或”元件)。

接着，说明CRC的编码操作及CRC的解码操作。

在CRC的编码操作中，首先，作为第1步，将移位寄存器的内容全部复位为“0”。接着，作为第2步，对输入数据1位与移位寄存器的MSB进行模2加法(modulo2-adder：1位二进制加法)。然后，作为第3步，将第2步的模2加法结果移入到移位寄存器，并且输入到最高次数以外的EXOR，与各FF输出进行模2加法，将结果输入到下一级FF。

重复上述第2步和第3步的处理，直至没有输入位，最终得到的移位寄存器的内容是CRC的编码结果，作为冗余位被附加到输入数据上。

另一方面，CRC的解码操作首先进行与上述CRC的编码操作同样的操作，比较其结果得到的移位寄存器的内容和接收到的冗余位。然后，在比较的结果一致的情况下，判定为未检测出差错，而如果不一致，则判定为检测出差错。

这里，生成多项式或冗余位的位数、即移位寄存器的级数因系统而异，即使在同一系统中也有时分为多种来使用。

因此，和搭载与多种CRC运算对应的专用硬件相比，通过DSP(数字信号处理器)可编程地进行处理能够实现装置的小型化、轻量化。此外，为了实现便携终端的小型化、轻量化、廉价化，在用专用LSI进行处理的领域也在谋求通过DSP处理来实现单片化。

在用现有DSP来实现CRC运算的情况下，需要进行下述操作。

首先，在第1操作中，加载输入数据，存储到第1寄存器。

接着，在第2操作中，从存储运算结果的第2寄存器中提取最高次位的位置，存储到第3寄存器。

接着，在第3操作中，将第2寄存器向MSB侧逻辑移位1位，将结果存储到第2寄存器。

接着，在第4操作中，进行第1寄存器和第3寄存器之间的模2加法。

然后，在第5操作中，如果第4操作的结果是“0”则不更新第2寄存器的内容，而如果是“1”则将第2寄存器和存储生成多项式的第4寄存器之间的模2加法结果存储到第2寄存器。

这样，在现有DSP中，为了实现CRC运算，输入数据每1位至少需要5次操作，在将其分别用1个机器周期来执行的情况下，最低也需要5个机器周期。实际上，第5操作的条件分支引起DSP流水线的分支损失(ペナルティ)，所以机器周期进一步相应增加。CRC运算所需的DSP运算量与需要的机器周期成比例增加。

近年来，移动无线通信中传输的位速率处于高速化的倾向。CRC运算所需的DSP运算量与位速率成比例增加。

如果DSP运算量增加，则难以使便携终端的电池持续很长时间。此外，超过已有DSP的处理能力，使得不能由DSP来实现单片化。如果为了增加运算量而使DSP高性能化，则招致DSP自身的成本上升，结果不能实现便携终端的廉价化。

发明概述

本发明的第1目的在于提供一种由DSP来高效处理CRC运算的运算处理装置。

该目的是如下实现的：根据运算数据和输入数据之间的模2加法的运算结果，将使运算数据向MSB侧移位1位所得的数据和生成多项式的系数之间的模2加法的运算结果、或使运算数据向MSB侧移位1位所得的数据中某一个重新作为运算数据来存储。

附图的简单说明

图1是生成多项式G(X)=1+X+X³的CRC运算的编码电路图；