[发明专利]程序下载装置和程序下载方法

说明书

技术领域

本发明涉及下载数字信号处理机(DSP:Digital Signal Processor)程序等的程序下载装置和程序下载方法。

背景技术

在特开平2-213968号公报中记载了现有的程序下载装置和下载程序方法。

图1表示现有程序下载装置的结构方框图。图1所示的程序下载装置500由ROM501、CPU502、控制信号发生器503、DSP504构成。DSP504由地址指针505、指令译码器506和指令RAM507构成。

ROM501、CPU502和控制信号发生器503分别用地址总线508和数据总线509来连接。地址指针505、指令译码器506和指令RAM507分别用内部地址总线510和内部数据总线511来连接。控制信号发生器503被连接到内部数据总线511。

在ROM501中，存储用于下载DSP程序的CPU502的执行程序和DSP504的程序。

ROM501中的DSP504的程序存储区由作为与地址指针505对应的地址信息‘Ai’(i=0、1、2、…、n)的地址数据高位字节‘Ahi’、地址信息低位字节‘ ALi’的二个字节、和指令数据高位字节‘DHi’、指令数据中位字节‘DMi’、指令数据低位字节‘DLi’的三个字节为一组的合计5×(n+1)个字节组成。

控制信号发生器503配置在CPU502的存储空间内，其输出信号的“操作模式”、“地址选择”、“传送时钟”和“传送数据”作为对DSP504的控制信号，由CPU502可以独立地更换它们的逻辑状态。

DSP504通过来自控制信号发生器503的输出信号来控制其操作。在DSP504的内部，在地址指针505内存储从控制信号发生器503发送来的地址信息。在指令RAM507中存储来自传送数据的指令数据。指令译码器506参照指令RAM507的程序内容进行执行运算处理的操作。

在程序下载操作时，地址指针505占有内部地址总线510，而来自控制信号发生器503的传送数据占有内部数据总线511。

如果DSP504的程序下载结束，开始运算处理操作(以下称为“通常操作”)，则指令译码器506占有内部地址总线510，而指令RAM507占有内部总线511。

其中，作为一例，假设指令译码器RAM507的地址长度为16位(=2个字节)，数据长度为24位(Bd=3字节)。另一方面，来自控制信号发生器503的传送数据长度度为8位(一字节)，以便减少DSP504的外部接口信号数。

图2表示来自控制信号发生器503的输出信号和地址指针505的操作定时图。

对于DSP504，信号“操作模式”为“1”时指示程序下载，而“0”时指示通常的操作。信号“地址选择”为1时指示传送数据是地址数据，而为‘0’时表示是指令数据。

信号“传送时钟”用其下降边缘将传送数据存储在地址指针505或指令RAM507中。将传送数据存储在地址指针505内还是存储在指令RAM507中，取决于信号‘地址选择’的逻辑状态。

在信号“传送数据”中，CPU502将存储在ROM501的指定区域的DSP504的程序每次8位顺序输出。

首先，在程序下载操作时(信号“操作模式”=‘1’)，在地址指针505中，信号“地址选择”‘=1’时，在每个信号“传送时钟”的下降边缘存储信号“传送数据”内容‘AH0’、‘AL0’，由这些字节结合变成二字节的‘A0’被输出到内部地址总线510。

信号“地址选择”=‘0’时，地址指针505的内容保持  ‘A0’，指示对指令RAM507的地址。

接着，在信号“传送时钟”的每个下降缘将信号“传送数据”内容‘DH0’、‘DM0’、‘DL0’依次存储在指令RAM507的地址‘A0’的存储区内。

此后同样，一般直至DSP504的程序下载完成前，使这些步骤重复进行‘n+1’次。由此，如果程序下载结束，通过信号“操作模式”=‘0’，DSP504转移到通常操作。

然而，在现有的程序下载装置中，对于各个指令RAM 507的地址信息和指令信息，构成为按“传送数据”长度的字节分割传送的结构，所以指令RAM507的容量越大，数据传送的次数越大幅度地增多，存在程序下载所需时间延长的问题。