[发明专利]具有串行连接外围组件互连接口的系统总线

说明书

发明领域

本发明一般涉及计算机系统领域。更具体地，本发明涉及到计算机系统总线结构。在本发明的一个实施方案中，公开了一种宽度可变的系统总线，总线宽度在初始化可选择配置。

发明背景

计算机系统总线结构传送很多包含在计算机操作中的信息和信号。一条或多条总线用于连接中央处理器(CPU)和内存以及输入/输出元件，因而数据和控制信号可以容易地在这些不同的组件之间传输。当计算机执行其程序时，为了让计算机系统尽可能快地应答用户，数据和信息流动需要尽可能的快。在许多硬件应用程序中，如图形适配器、完全动作视频适配器、小型计算机系统接口(SCSI)主机总线适配器等，需要迅速完成传输大块数据。这些应用程序仅仅是从高传输速率总线充分受益的子系统的一部分示例。

在今天的很多计算机系统结构中，外部组件互连(PCI)总线一般用来获得装置与处理器之间的宽带宽连通性。尽管PCI总线有宽的带宽，在计算机装置之间只加入一条单一总线不能发挥其全部潜力。比如，如果PCI总线上有太多的电气负载(如装置)它可能停止正常工作。再比如安装在特殊PCI总线上的装置之间可能不能很好地兼容。为了获得好的性能，需要很多总线时间的主机必须和其它主机共享总线。这些其它的主机的总线时间要求会降低PCI总线的性能。

可以通过在系统中增加一条或几条总线和重新分配装置总体分布来解决这些问题。系统设计人员可以使用PCI到PCI桥装置在系统中添加另一条PCI总线。PCI到PCI桥提供从一条PCI总线到另一条PCI总线的桥，但只能在其主机PCI总线上放一个电气负载。然后，新PCI总线就可以支持许多其它装置和/或PCI扩展连接器。为了增加其它PCI总线的数量，系统设计者可以在系统中使用不止一个PCI到PCI桥。

但是，随着增加多个PCI到PCI桥而带来的一个问题是单块集成电路上只能实施数量有限的PCI接口。带来的另一个问题是实施PCI总线的电路板要求很高的跟踪密度(trace density)以使之适应跟踪实现，以及所有电磁干扰(EMI)和射频干扰(RFI)屏蔽。在系统中增加多个PCI到PCI桥要求更高的跟踪密度和增加了不必要的电路板制作费用。

因此，需要一种新颖的系统和方法在计算机系统装置之间提供宽的数据带宽。还需要一种系统和方法来减少对数据传输速率影响最小的并行总线的互连费用。

发明概述

本发明提供了一种在计算机系统装置之间传输数据的引线少、速度适中、宽度可变的串行数据总线。按照本发明的一个实施方案，串行数据总线宽度可选择配置为1位、4位、8位或16位。由较宽的并行总线载入的数据(包括总线命令和地址)连续地进入总线宽度测定模块，然后以高速由串行数据总线传输。

本发明的一个特点是引线少。在一个实施方案中，只有4条引线的双向数据转速协议用于控制数据传输机制。具体地，数据传输由两个信号即PACKET#和READY#控制。在一个实施方案中，通过确认PACKET#信号，总线主机装置开始数据传输。之后，总线主装置从宽度可变的总线将命令、地址或事件编码传输给从装置。当数据可以读入或空的缓冲器可以使用时，从装置就确认READY#信号。触发模式读入和写入请求由总线主装置通过循环在循环之前传送的数据的最后一位保留确认的PACKET#信号来表示的。第三信号REQ/GNT#用于实施单线总线仲裁协议执行总线仲裁。本实施方案要求的第四个信号是总线时钟信号CLK。

本发明的另一个显著特点是串行数据总线的主接口和辅助接口宽度可以不同。为了允许主接口和辅助接口宽度可以不同，在通电复位时使用初始化协议来建立数据总线的有效宽度。具体地说，通电复位后，数据总线的有效宽度设定为1位，主接口判断辅助接口的宽度，然后将数据总线设定为主接口与辅助接口宽度中之较小者。

在这里没有提到的本发明的特点和优点将可以在下面的陈述中看到。

附图简述

附图，作为本发明说明的一部分示出了本发明的实施方案，与下面的描述相结合，解释了本发明的原理。

图1示出了根据本发明的实施方案的串行系统总线的典型实现。

图2示出了根据本发明的实施方案的主机接口的典型实现的逻辑方框图。

图3示出了根据本发明的实施方案的一个典型的数据读取处理程序时序图。

图4示出了根据本发明的实施方案的另一个典型的数据读处理程序时序图。

图5示出了根据本发明的实施方案的典型的数据写处理程序时序图。

图6示出了根据本发明的实施方案的典型的数据读请求终止处理程序时序图。

图7示出了根据本发明的实施方案的典型的数据写请求终止处理程序时序图。