[发明专利]根据应用项的通信类型综合通信支持的方法和设备

说明书

                      发明背景

1.发明领域

本发明总的涉及集成电路设计领域。更具体地，本发明涉及通过综合异步通信进行集成电路的自动设计。

2.相关技术描述

现代电子器件典型地包括一个或多个集成电路(IC)芯片，被设计来满足特定的性能要求。由于集成电路变得越来越复杂，逻辑设计者越来越希望有能力把复杂的功能块快速实施为集成电路设计的能力。另外，由于应用项变得更复杂需要更复杂的处理，要求设计者快速分析增长数目的可能的解决方案。为了许可更容易的逻辑设计定做的或半定做的IC来满足性能约束或电路要求，以及帮助进行电路生产制造，已开发了用于设计和制造的自动系统。例如，使用计算机辅助设计(CAD)的自动设计系统常规地被使用来设计高度复杂的IC和具有短的存活周期的IC，诸如嵌入系统。

一种CAD系统被称为“逻辑综合系统”。在逻辑综合系统中，输入、输出、和高电平设计描述通过使用硬件描述语言(HDL)被输入到计算机。然后，通过使用综合软件，计算机创建一个执行以HDL描述的功能的逻辑设计。

通常，短的存活周期的系统，诸如嵌入系统，常常包括一个或多个多处理器，它们被使用来调配并行的应用项的任务来满足时间约束。因此，在这样的系统中，几个处理器可以通过通信接口，诸如用于同步传送的数据总线或用于异步传送的通信存储器(例如，FIFO，双端口等等)，被连接到一个或多个IC。然而，传统的方法通常以通用方式把通信接口设计在这样的系统中，而不是针对特定的应用项使得它们最佳化。

例如，图1A是显示设计单元的示例性库100的方框图。如图所示，库100包括单元，诸如处理器P1和P2，以及硬件HW1和HW2。在库100中的每个设计单元能够执行分配的任务。例如，处理器P1可被使用来执行任务T1、T2、T3和T4，而处理器P2执行任务T13。同样地，硬件HW1可以执行任务T5、T6、T7和T8，而硬件HW2可被使用来执行任务T9、T10、T11和T12。典型地，任务T1到T13在库中作为函数被提供。

图1B通过使用来自库100的函数和设计单元显示应用项120的模型。在这个应用项模型中，任务被表示为节点，通过用箭头表示的边缘把它们一个一个地连接起来。边缘表示通信链路，二任务代表函数。应用项120用任务节点和通信边缘被模型化。具体地，处理器P1被分配任务T1、T2、T3和T4，它们分别通过通信边缘E1、E2、E3和E4被分别链接到任务T5、T6、T7和T8的节点。硬件HW2被分配任务T9、T10、T11和T12，它们分别通过通信边缘E5、E6、E7和E8被分别链接到任务T5、T6、T7和T8的节点。处理器P2的任务T13通过通信边缘E9、E10、E11和E12被分别链接到任务T9、T10、T11和T12的节点。

图1C是显示图1B上模型化的应用项120的时间安排的示意图。在这个时间安排图上，设计单元的分配的任务被安排为时间的函数。具体地，每个设计单元的任务被分配特定的持续时间以及按顺序进行安排。例如，处理器P1的任务按T1、T2、T3和T4的顺序被安排，以及硬件HW1的任务按T5、T6、T7和T8的顺序被安排。同样地，硬件HW2的任务按T9、T10、T11和T12的顺序被安排。

在这个图上，连接应用项120的任务节点的通信边缘被安排为同步通信或异步通信。在发送单元(即，发射机)和接收单元(即，接收机)之间的同步通信或异步通信的确定是通过在发射机完成任务时的接收机单元的可提供性而作出的。如果接收机在发射机完成任务时没有在执行任务，则通信被表征为同步。否则，通信是异步。例如，通信152、160、162、164、166、168和176是同步通信，而通信156、158、170、172和174是异步通信。

通信表征为同步通信或异步通信，影响应用项的综合。典型地，同步通信是通过使用在两个或多个设计单元之间的数据通信的总线而被综合和实施的。另一方面，异步通信通常是通过使用先进先出缓存器(FIFO)，双端口等等存储用于同步的数据而被综合和实施的。

图1C的应用项时间安排表可被使用来综合用于应用项120的系统180的结构，如图1D所示。系统180包括处理器P1，P2，硬件HW1和HW2。另外，系统包括一对FIFO：FIFO1和FIFO2。FIFO1被配备在处理器P1和硬件HW1之间，以便允许进行异步通信。同样地，FIFO允许在硬件HW2与处理器P2之间的异步通信。