[发明专利]降低了功耗的复数匹配滤波器

权利要求书

1.一种匹配滤波器，用于计算复数输入样本值序列和复数代码之间的复相关，包括：

一组N个转换开关，每个开关都包括一个第一输入端，用来接收输入样本值的实部，还包括一个第二输入端，用来接收输入样本值的虚部，还包括一个控制输入端，用来接收控制信号，其中控制信号处于第一种状态会将输入样本值的实部切换到第一个输出端，将输入样本值虚部切换到第二个输出端，控制信号处于第二种状态会将输入样本值的实部切换到第二个输出端，将输入样本值的虚部切换到第一个输出端；

第一个匹配滤波器部分跟N个转换开关中的第一输出端的每一个连接，用于产生复相关的实部；和

第二个匹配滤波器部分，跟N个转换开关中第二输出端的每一个相连，用于产生复相关的虚部。

2.权利要求1的匹配滤波器，其中的第一匹配滤波器部分包括：

第一组N个乘法器，每个都有第一输入端跟N个转换开关输出端中的一个连接，第二输入端来接收复数代码的实数码元，以便提供一个乘积输出；

第一组(N-1)个加法器，用于将所述N个第一乘法器的相应一个跟相应延迟和的乘积加起来，给出一个无延迟的和，其中(N-1)个加法器中的至少一个乘法器的输出是复相关的实部；和

第一组(N-1)个延迟单元，用于延迟没有延迟的和，产生延迟和，其中没有延迟的和中的一个是第一组N个乘法器中的一个的一个输出。

3.权利要求1的匹配滤波器，其中的第二个匹配滤波器部分包括：

N个第二乘法器，每个都有第一输入端，跟N个转换开关第一输出端中的一个连接，还有第二输入端，用于接收复数代码的虚部码元，给出一个乘法输出；

第二组(N-1)个加法器，用于将N个第一乘法器中相应的一个乘积输出跟对应的延迟和加起来，给出一个没有延迟的和，其中最后(N-1)个加法器的输出是复相关的虚部；和

第二组(N-1)个延迟单元，用于延迟没有延迟的和，产生延迟和，其中没有延迟的和之一是第二组N个乘法器中第一个的一个输出。

4.权利要求1的匹配滤波器，其中的控制信号包括相应实部码元跟相应虚部码元的组合。

5.权利要求1的匹配滤波器，其中复数输出样本值的实部和虚部都是L比特二进制值。

6.权利要求5的匹配滤波器，其中第一个和第二个开关输出包括L比特输入。

7.一种匹配滤波器，用于计算一个复数输入样本值序列和一个复数代码之间的复相关，包括：

一组N个转换开关，每个开关都包括一个第一输入端，用来接收输入样本值的实部，包括一个第二输入端，用来接收输入样本值的虚部，还包括一个控制输入端，用来接收控制信号，其中控制信号处于第一种状态会将输入样本值的实部切换到第一个输出端，将输入样本值虚部切换到第二个输出端，控制信号处于第二种状态会将输入样本值的实部切换到第二个输出端，将输入样本值的虚部切换到第一个输出端；

第一组N个乘法器，每个都具有一个第一输入端，跟N个转换开关中第一输出的一个连接，还有一个第二输入端，用来接收复数代码的实部码元，给出一个乘积输出；

第一组(N-1)个加法器，用于将N个第一个乘法器相应一个的输出跟一个相应的延迟和的乘积输出加起来，给出一个没有延迟的和，其中(N-1)个加法器中最后一个的输出是复相关的实部；

第一组(N-1)个延迟单元，用于延迟没有延迟的和，给出延迟和，其中没有延迟的和之一是第一组N个乘法器中第一个的一个输出；

第二组N个乘法器，每一个都有一个第一输入端，跟N个转换开关的第一输出的一个连接，还有第二个输入端，用于接收复数代码的虚部码元，给出一个乘积输出；

第二组(N-1)个加法器，用于将N个第一乘法器中相应的一个跟相应延迟和的乘积输出加起来，给出一个没有延迟的和，其中(N-1)个加法器中最后一个的一个输出是复相关的实部；和

第二组(N-1)个延迟单元，用于延迟没有延迟的和，给出延迟和，其中一个没有延迟的和是第二组N个乘法器中第一个的一个输出。

8.权利要求7的匹配滤波器，其中的控制信号包括相应虚部码元跟一个相应实部码元的一个组合。

9.权利要求7的匹配滤波器，其中复数输入样本值实部和虚部中的每一个都是L比特二进制值。