[发明专利]用于在集成电路的供电电流中产生电流脉冲的电路装置

说明书

集成电路、尤其是那些在诸如芯片卡等便携数据载体中使用的集成电路提供了许多干扰操作诱惑和/或分析诱惑，因为它们越来越多地在诸如入口控制等安全性紧要的领域内被用作可再充值的货币卡，或被用来产生电子签名等。

对所述应用的安全性起决定作用的要素大多是一些特殊配置的电路部分，或是一些存放在非易失存储器内的保密信息。为了避免侦察这些细节，过去已经建议在集成电路的较深层来实现这些电路部分，以便用上方的结构将其掩盖。另一些建议是基于所述集成电路的一种附加的、优选为导电的覆盖层，它被引入到电源中，且可以检测其存在和完好性，以便相应地影响所述集成电路内的处理过程。此外，也已经建议对单个半导体芯片上的电路元件之间的数据交换进行加密。

但是，所有这些保护措施都没有充分地着手于近来已知的一些分析方法，这些分析方法只局限于在某些用途中观察和统计分析从外部所测试的供电电流特征，因此不会改变所述的半导体芯片。该方法曾在英文名称“单独功率分析和差分功率分析”中公开过，譬如在因特网页http：//www.cryptography.com中就公开过该方法的简要说明。

就此已经表明，在集成电路内的相同过程中-譬如在微处理器内执行相同的指令时-可以在供电电压输入端子上测出相同的电流特征。通过统计地分析这种电流特征，甚至可以求出为加密而需要的保密数字的各个比特。

本发明的任务在于针对这种分析提供一种保护。

该任务由具有权利要求1的特征部分的电路装置来实现。优选扩展方案由从属权利要求给出。

根据本发明，通过在供电电流中产生一种尤其与所述集成电路的内部时钟信号边沿同步的附加脉冲，可以加大对数字集成电路、尤其是对数字集成CMOS电路进行差分功率分析的难度。在此，所述脉冲的形状、幅度以及时间过程类似于譬如由处理器的其它电路部分或其它数字逻辑等在供电电流中所产生的脉冲，所述的脉冲在数字电路中通常是一种经过电阻对电容进行充电的充电曲线。

尽管所需为较高的脉冲幅值，但本发明的电路装置也可以利用较小的电容来实现，使得在芯片上只需要较小的面积。另外，还可以彼此充分独立地调节所述电流脉冲的幅值、充电时间常数和时延等等。

本发明的电路装置可以应用于任意的集成电路，所述电路装置利用串联在供电电压端子之间的互补的开关元件构成，其控制输入端彼此相连，使得总是可以导通该两个开关元件中的一个。因此，即使在下文借助COMS电路来阐述本发明的基本特征，但不会对该技术构成任何限制。此外，可以通过转换单元或转换级的输入端上的任意控制信号的切换边沿来触发所述的电流尖峰。对此，在下文作为实施例使用的时钟信号也并不意味着只局限于某一种控制信号。

根据本发明电路装置的一种实施方案，在CMOS倒相级的两个晶体管之一的门极处使用了一个延迟元件。由此，当所述CMOS倒相级的输入端进行信号切换时，可以立即导通一个晶体管，而另一晶体管被延迟关断。在该两个切换点之间，有一个横向电流流经所述的CMOS倒相器，其幅值基本上由晶体管的规格决定，而其时间常数基本上由其中一个晶体管门极处的延迟元件来决定。

本发明的电路装置可以只利用一个转换单元来构成，其中在一个开关元件的门极处布置一个延迟元件，但也可以利用两个串联的、表现为前级和末级的转换单元来构成一个电路装置，而且只在所述末级的一个开关元件的控制端处布置延迟元件。

这种转换单元或转换级总是可以利用前联的电路装置通过接通或关断一个尤其为时钟信号的控制信号来激活或去活。另外，还可以通过倒置所述的控制信号或时钟信号、或者通过交换所述开关元件的被延迟控制的控制端来确定是在所述控制信号的正边沿还是在其负边沿处产生所述的电流脉冲。

也可以使用尤其具有不同幅值的多个转换单元或转换级，以便象在D/A转换原理中那样根据被激活的转换单元或转换级的数目来实现一个确定的幅值。

通过控制电路中的那个控制转换装置的控制信号来选择所述的开关单元或开关级，且在一种实施方案中所述的控制电路具有一个构造为随机数发生器的信号发生器，这样，所产生的电流脉冲的幅值和其在上升或下降的控制信号边沿-尤其是时钟信号边沿-处的产生时间点都可以随机地变化。在另一实施方案中，所述的信号发生器也可以产生确定性的信号。该选择取决于所需的目的。

下面参考附图并借助实施例来详细讲述本发明。在此：

图1示出了本发明电路装置的第一实施方案，它具有一个由前级和末级构成的转换级，

图2示出了本发明电路装置的第二实施方案，