[发明专利]用于经引脚给集成电路供电的电路装置

说明书

本发明涉及一种如权利要求1的前序部分所述的用于经引脚给集成电路供电的电路装置和一种如权利要求9的前序部分所述的用于经引脚供电和配置集成电路的方法。

在研制集成电路的过程中，一个最重要的目的就是节省宝贵的芯片面积。集成电路越小，在制造时每个板片的有效产量就越高。在其中装入集成电路的芯片外壳构成了另一成本因素。在此，所述的外壳类型主要是由集成电路的引脚或接线端子的数量决定的。因此，为了能使用廉价的芯片外壳，力图在研制集成电路时节省引脚。

在诸如微处理器或昂贵的微控制器等复杂集成电路中，现有的许多引脚是专门装设用来供电的。但是，如果为了廉价的芯片外壳而取消一些被设置用于供电的引脚，那么就可能因为经其余的供电引脚所提供的供电电流太小而导致提高性能干扰的危险性，并且还会因EMV(电磁相容性)而使芯片相对于外部干扰更为敏感。此外，芯片自身的辐射变得更为强烈，从而可能在电子系统中干扰其它芯片或元件。同样，也很难取消功能引脚或为测试而设的引脚。

因此本发明的任务在于提供一种电路和方法，其中可以在集成电路中节省用于供电的引脚，而不会以上文所述的缺点为代价。

该任务由一种具有权利要求1的特征的用于经引脚给集成电路供电的电路装置和一种具有权利要求9的特征的用于经引脚供电和配置集成电路的方法来解决。本发明的优选改进方案由从属权利要求给出。

本发明涉及一种用于经引脚给集成电路供电的电路装置，其中所述的引脚与所述集成电路上的施密特触发器相连，并被装设用来配置所述的集成电路，其中，所述的集成电路具有用于供电的许多供电电压。根据本发明，所述的引脚分别经一个开关被连接到各自的供电电压上，并且通过由至少一个芯片内部控制信号进行控制的控制电路来接通或关断所述的开关。

在许多集成电路中，尤其是在极复杂的集成电路中，需要装设一些引脚来配置该集成电路。譬如可以通过该引脚调节成某个工作模式，或者为测试某个模块而把该集成电路切换成测试模式。在一种电子系统中，该引脚在集成电路的工作期间一直是与集成电路的供电电压相连的。据此，本来被装设用来配置集成电路的该引脚便也可以被用来供电。因此并不会损害引脚的本来功能，而是将其保留了下来。但是，只能通过所述的引脚把施加用于配置的电压提供给该集成电路。为此，本发明在该集成电路上装设了开关，它把所述的引脚分别连接到集成电路的供电电压上。由此有利地节省了用于供电的引脚。

优选地，由所述的控制电分别经驱动电路来接通或关断所述的开关，其中所述驱动电路的输入端直接与所述的引脚相连。为此，由该控制电路来截止或接通所述利用引脚上的电压切换所述开关的驱动电路。

所述驱动电路的输出端优选地经电阻与集成电路上的供电电压之一相连。这将导致一种拉拔功能，使得即便在驱动电路被关断的情况下，所述驱动输出也能处于预定的电位，且所述的开关被预定地接通或关断。

所述的开关尤其被实施为功率晶体管。为了经引脚给集成电路提供足够的电流，功率晶体管尤其适用于流经引脚的大电流。相反，简单的晶体管却限定了可能流经引脚的供电电流。

在本发明的一种实施方案中，所述的集成电路优选地具有第一供电电压和第二供电电压以及第一开关和第二开关。其中，第一开关把所述的引脚与所述的第一供电电压相连，而第二开关把所述的引脚与所述的第二供电电压相连。许多集成电路在如今是利用两种供电电压、譬如5V和0V进行供电。在该情形下，恰好只需要两个开关来执行本发明，由它们把所述的引脚与譬如5V和0V相连。

优选地，所述的引脚通过第三晶体管的负载段和第四晶体管的负载段被连接到所述的第一供电电压或第二供电电压上，其中所述第三晶体管的控制端与所述的第二供电电压相连，所述第四晶体管的控制端与所述的第一供电电压相连。在本发明的该实施方案中避免了所述引脚的“漂移”，只要没有外部电压，该引脚就处于预定的电位。

所述的第一和第二晶体管尤其被实施为MOS晶体管。当用纯粹的MOS工艺制造集成电路时，该实施方案是比较有利的。可选地，所述的第一和第二晶体管可以实施为双极晶体管。如果用双CMOS工艺制造该集成电路，则可以提供该实施方案，因为双极晶体管尤其适合作为电流源，并能胜任较大的电流。

本发明还涉及一种用于经引脚供电和配置集成电路的方法，其中在所述的引脚上存在一个电压。根据本发明，在该方法中装设一种如权利要求1所述的电路装置，以便经集成电路上的引脚给该集成电路供电，而且该电压既被用来配置所述的集成电路，又被用来给该集成电路供电。