[发明专利]在快擦写EEPROM中编程及过擦除更正模式中弱化位线漏电流的电路装置

权利要求书

1.一种半导体存储器元件，该存储器元件包括：

排列在n个I/O区块阵列中的快擦写存储器单元，每一个I/O区块具有m行和p列；

连接到一条位线上的每一行中每一个快擦写存储器单元的漏极；

连接到一条字线上的每一列中每一个快擦写存储器单元的控制栅极；

连接到共同阵列的源极连接点上阵列中的每一个快擦写存储器单元的源极；

连接到数据缓冲器和逻辑线路元件上n个I/O区块中每一个区块的每一条位线；以及

在共同阵列的源极连接点和接地之间连接电阻器阵列。

2.如权利要求1所述的半导体存储器元件，其特征在于：电阻器阵列包含该n个I/O区块当中每一个I/O区块的一组电阻器。

3.如权利要求2所述的半导体存储器元件，其特征在于：所述n个I/O区块当中每一个I/O区块的一组电阻器包含：

一个编程模式电阻器和一个编程模式开关；以及

一个自动编程扰动擦除(APDE)模式电阻器和一个APDE模式开关。

4.如权利要求3所述的半导体存储器元件，其特征在于：进一步包含：

给n个I/O区块的每一个I/O区块之用，而在数据缓冲器和逻辑线路元件之间的连接，和给每一个对应的I/O区块之用的编程模式开关；以及

给n个I/O区块的每一个I/O区块之用，而在数据缓冲器和逻辑线路元件之间的连接，和给每一个对应的I/O区块之用的APDE开关。

5.如权利要求4所述的半导体存储器元件，其特征在于：进一步包含：

每一个数据缓冲器和逻辑线路元件中的切换电路，该切换电路是在对一条位线中的某一个存储器单元进行编程时，用来关闭其对应的编程模式开关，该位线是由该数据缓冲器和逻辑线路元件所控制；以及

每一个数据缓冲器和逻辑线路元件中的切换电路，该切换电路是在对一条位线中的某一个存储器单元进行APDE时，用来关闭其对应的APDE模式开关，该位线是由该数据缓冲器和逻辑线路元件所控制。

6.一种可以弱化半导体存储器元件中位线漏电流的方法，该半导体存储器元件中的快擦写存储器元件包含排列在n个I/O区块当中一阵列的快擦写存储器元件，而每一个I/O区块有m行和p列，本方法包含：

连接在每一行中每一个快擦写存储器单元上的漏极至一条位线；

连接在每一阵列中每一个快擦写存储器的控制栅极至一条字线；

连接在每一阵列中每一个快擦写存储器单元上的源极至一个共同阵列的源极连接点；

连接每一条在n个I/O区块当中每一个I/O区块上的位线至一个数据缓冲器和逻辑线路元件；以及

在共同阵列的源极连接点和接地之间连接一个电阻器阵列。

7.如权利要求6所述的方法，其特征在于：在共同阵列的源极连接点和接地之间连接一个电阻器阵列，借助在共同阵列的源极连接点和接地之间，为n个I/O区块当中每一个I/O区块连接一组电阻器。

8.如权利要求7所述的方法，其特征在于：在共同阵列的源极连接点和接地之间，为n个I/O区块当中每一个I/O区块连接一组电阻器，是由下列的方法而达成：

在共同阵列的源极连接点和接地之间，连接一个编程模式电阻和一个编程模式开关；以及

在共同阵列的源极连接点和接地之间，连接一个APDE模式电阻和一个APDE模式开关。

9.如权利要求8所述的方法，其特征在于：还进一步包含：

为n个I/O区块当中每一个I/O区块连接数据缓冲器和逻辑线路到相对应的I/O区块的编程模式开关；以及

为n个I/O区块当中每一个I/O区块和APDE模式开关连接数据缓冲器和逻辑线路。

10.如权利要求9所述的方法，其特征在于：还进一步包含：

在一条位线被数据缓冲器和逻辑线路元件所控制，而对该位线上的一个存储器单元进行编程时，在每一个数据缓冲器和逻辑线路元件内提供切换电路，作为关闭对应的编程模式开关；以及

在一条位线被数据缓冲器和逻辑线路元件所控制，而对该位线上的一个存储器单元进行APDE操作时，在每一个数据缓冲器和逻辑线路内提供切换电路，作为关闭对应的APDE模式开关。