[发明专利]薄膜晶体管及其制造方法

说明书

技术领域

本发明涉及薄膜晶体管及其制造方法，特别是涉及使用于液晶显示装置的像素开关元件和驱动电路等的薄膜晶体管。

背景技术(一般的背景技术)

近年来，与简单矩阵型显示装置相比，正盛行研究使用了为得到高的图像品质用的在液晶面板的每一像素电极上制备一个薄膜晶体管(称为TFT)的有源矩阵型显示基板的显示装置。因为注意到其中多晶硅TFT的电子迁移率比起非晶硅(以下，原则上记为“无定形硅”)TFT要高1至2个数量级以上的情况，故正提出并研究在使用多晶硅的基础上在同一玻璃基板上形成作为像素开关元件的TFT和驱动电路的所谓驱动电路内置型的液晶显示装置。

然而，在驱动电路内置化时所用的多晶硅型TFT与无定形TFT和MOS型场效应晶体管相比，其关断电流要大。因此，这仍然成为实现使用了该多晶硅型TFT的驱动电路内置型的液晶显示装置的一大障碍。

因此，为了解决这样的多晶硅型TFT的电学特性课题，正提出并研究使栅极结构次栅化，与TFT的源区或漏区的至少一方的区域相邻地设置低浓度掺杂区(LDD：Lightly Doped Drain，轻掺杂漏区)在谋求降低关断电流的同时又不至引起导通电流的减少的薄膜晶体管结构(SID 96 DIGEST pp 25：Samsung电子、Euro Display’96 pp555、ASIA Display’95 pp335：Philips)。

以下，在图1中示出了这样的薄膜晶体管的结构。

在该图中，1是在其(图上)上部形成了为防止内部物质的扩散用的缓冲层的玻璃基板。2是多晶硅半导体层。3是栅绝缘膜。4是栅电极。40是次栅电极，在该图上左右的45和46的部分是向沟道方向两侧超出的次栅电极。245和246是多晶硅半导体层的低浓度掺杂区(以下，也记作“LDD区”)。25是同上的源区(n+层)。26是同上的漏区(n+层)。24是同上的沟道区。5是源电极。6是漏电极。7是层间绝缘膜。

再有，在实际上，例如在30cm×40cm左右的玻璃基板上，根据像素部及其周边的驱动电路部的配置，本图中示出的多个薄膜晶体管在纵、横方向也排列成若干列而形成，还形成了布线等。但是，关于这些均不言自明，故在其图示中不再赘述。

可是，在该TFT的栅电极4上，设置了覆盖住它的次栅电极40，在次栅电极进而超出栅电极的部分45、46的正下方形成低浓度掺杂区(LDD区：n-层)245、246。

作为该低浓度掺杂区的一般形成方法如以下所述。首先，在形成栅电极4后，以此作为掩模经栅绝缘膜向其下部的多晶硅半导体层2以低浓度注入杂质。由此，栅电极4的正下方不注入杂质，该部分多晶硅层形成沟道区。而且，在未被栅电极4覆盖的部分形成注入了少量杂质的状态。

其次，在栅电极上形成作为次栅电极40的金属膜，进而通过光刻、刻蚀法去除掉不必要的部分，残存的金属膜则覆盖在栅电极的上表面和侧面，为此，在沟道方向(源电极和漏电极方向)形成了有规定量超出部45、46的次栅电极40。

最后，以比先前的注入高得多的浓度进行杂质注入。

因此，在未被次栅电极覆盖的部分以高浓度注入杂质，形成源区25和漏区26，而被次栅电极覆盖的部分，由于未注入杂质，则次栅电极在超出栅电极部分的正下方形成低浓度掺杂区245、246。再有，该低浓度掺杂区的尺寸对TFT的沟道宽度而言被设定为100～10％。

这样一来，在多晶硅型TFT中，为解决关断电流大这样的电学特性的缺点，在与TFT的源区或漏区的至少一方邻接处设置微小的低浓度掺杂区(LDD区)是必不可少的。

(从发明所要解决的课题的方面看到的背景技术)

然而，为了形成这些低浓度掺杂区，却产生了诸如以下的问题。

1)为实现液晶显示装置的高精细化，有必要使像素晶体管微细化以提高显示密度。可是，在液晶显示装置的制造方面常用的曝光机却以等倍率曝光方式为主流。为此，在制造微细的像素晶体管时，在相对于微细化了的像素晶体管的沟道宽度的10～25％的极其微小的区域内就有必要使低浓度掺杂区不产生尺寸偏移并且重复性良好，但这是极端困难的。

2)使次栅电极和低浓度掺杂区重合系通过掩模对准进行，但要以高精度形成这样的重合却是困难的。为此，在掩模对准精度的微小偏移下，该低浓度掺杂区尺寸在实用上很可能会变动到不可忽视的程度。因此，在制造工序管理方面，出于确保掩模对准容限的理由，像素TFT的微细化就有一个界限，为确保对准容限这一部分的像素TFT占有面积就要增大。